Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

トリガー信号とスカラー化の使用とテスト ポイント DUT 端子生成のパラメーター

このページでは、[コンフィギュレーション パラメーター] ダイアログ ボックスの [HDL コード生成][グローバル設定][端子] タブにあるパラメーターについて説明します。

トリガー信号をクロックとして使用

この設定は、[コンフィギュレーション パラメーター] ダイアログ ボックスの [HDL コード生成][グローバル設定][端子] タブのパラメーターに対応します。

設定

既定の設定: オフ

オン

Triggered Subsystem について、トリガー入力信号を生成された HDL コード内でクロックとして使用します。[コンフィギュレーション パラメーター] ダイアログ ボックスの [クロック エッジ] 設定が、Triggered Subsystem 内の Trigger ブロックの [トリガー タイプ] と一致していることを確認します。

オフ

Triggered Subsystem について、トリガー入力信号を生成された HDL コード内でクロックとして使用しません。

コマンド ライン情報

プロパティ: TriggerAsClock
型: 文字ベクトル
値: 'on' | 'off'
既定の設定: 'off'

このプロパティを設定するには、hdlset_param または makehdl を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、トリガー信号を sfir_fixed/symmetric_fir DUT サブシステム内にある Triggered Subsystem のクロックとして使用する HDL コードを生成するには、次のいずれかの方法を使用します。

  • プロパティを引数として関数 makehdl に渡す。

    makehdl ('sfir_fixed/symmetric_sfir','TriggerAsClock','on')
  • hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdl を使用して HDL コードを生成できる。

    hdlset_param('sfir_fixed','TriggerAsClock','on')
    makehdl('sfir_fixed/symmetric_fir')

テスト ポイントの HDL DUT 端子生成の有効化

生成された HDL コードで、テスト ポイント信号の DUT 出力端子を生成するには、この設定を有効にしてください。

設定

既定の設定: オフ

オン

この設定を有効にすると、コード ジェネレーターは、生成 HDL コード内にテスト ポイント信号に対応する DUT 出力端子を生成します。これらの信号に対応する出力端子に Scope ブロックを接続することで、テスト ポイント信号を観察し、設計をデバッグできます。

オフ

この設定を無効にすると、コード ジェネレーターは、テスト ポイント信号を保持し、生成 HDL コード内に DUT 出力端子を生成しません。

メモ

Stateflow® Chart 内のステートにテスト ポイントを指定した場合、この設定はコード ジェネレーターによって無視されます。

コマンド ライン情報

プロパティ: EnableTestpoints
型: 文字ベクトル
値: 'on' | 'off'
既定の設定: 'off'

このプロパティを設定するには、hdlset_param または makehdl を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、信号を sfir_fixed/symmetric_fir DUT サブシステムのテストポイントとして指定した後で、HDL コード内で DUT 出力端子を生成するには、次のいずれかの方法を使用します。

  • プロパティを引数として関数 makehdl に渡す。

    makehdl ('sfir_fixed/symmetric_sfir','EnableTestpoints','on')
  • hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdl を使用して HDL コードを生成できる。

    hdlset_param('sfir_fixed','EnableTestpoints','on')
    makehdl('sfir_fixed/symmetric_fir')

参考

HDL Coder によるテスト ポイント信号のモデル化およびデバッグ

端子のスカラー化

VHDL® コード内のベクトル端子をスカラー端子の構造体にフラット化します。

設定

既定の設定: オフ

On

ベクトル端子のコードを生成する際にスカラー端子の構造体を生成します。

Off

ベクトル端子のコードを生成する際に、ベクトル端子の型定義と端子宣言を生成します。

DUT レベル

ベクトル端子のコードを生成する際に、DUT レベルのみに存在するベクトル端子のスカラー端子の構造体を生成します。DUT サブシステムは、モデルの最上位レベルに存在する必要はありません。

依存関係

このオプションは、ターゲット言語 ([言語] オプションで指定) が VHDL の場合に有効になります。

コマンド ライン情報

プロパティ: ScalarizePorts
型: 文字ベクトル
値: 'on' | 'off' | 'dutlevel'
既定の設定: 'off'

このプロパティを設定するには、hdlset_param または makehdl を使用します。プロパティの値を表示するには、hdlget_param を使用します。

参考

生成された VHDL コードのベクトル端子のスカラー化