Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

クロッキングとマルチレート設計

クロック生成、マルチレート モデルの HDL コード生成のガイドライン

トピック

グローバル オーバーサンプリング クロックの生成

多くの設計では、DUT は完結していません。

マルチレート モデルからのコード生成

単一クロック、シングル タスク マルチレート モデルの HDL コード生成の概要

マルチレート モデルの HDL コード生成に関する要件

HDL コード生成のためのマルチレート モデルとブロックの設定に関するガイドライン

マルチレート モデルのタイミング コントローラー

"タイミング コントローラー" エンティティは、1 つ以上のカウンターを使用して単一のマスター クロックから必要なレートを生成し、複数のクロック イネーブルを作成します。

タイミング コントローラーに対するリセットの生成

タイミング コントローラーのリセット生成方法。

HDL コード生成のための Triggered Subsystem の使用

Triggered Subsystem と [Trigger As Clock] プロパティの使用方法、HDL コードの生成方法。

注目の例