シグナル インテグリティ

シグナル インテグリティとは

シグナル インテグリティとは、電気信号がソースから目的の送信先に伝送される場合の電気信号の品質を測定するものです。また、さまざまな外乱がある場合でも、信号が意図した形状とタイミング特性を維持する能力を指します。

シグナル インテグリティは、データ送受信が正確で信頼性が高く、ノイズ、歪み、反射などの望ましくない影響を受けないことを保証するため、極めて重要なものです。シグナル インテグリティが得られない場合、データ送受信時にエラーが発生し、システム障害や深刻な財務損失を引き起こす可能性があります。

適切なシグナル インテグリティを確保するため、エンジニアは MATLAB®Simulink® を使用してシミュレーションを行い、さまざまな解析を実行します。このようなシミュレーションや解析は、システム実装前の発生しうる問題の検出に役立つため、作業時間の短縮と、リソースおよびコストの削減につながります。エンジニアは MATLAB を使用して、イコライゼーション システムを設計して検証し、信号の品質を最適化することもできます。

主な要素は以下のとおりです。

  • プリレイアウト解析: PCB レイアウト前に、高速のシリアルリンクとパラレルリンクの両方に対してシグナル インテグリティ解析を実行すると、設計の実装中に発生しうる問題の特定に役立ちます。
  • ポストレイアウト検証: レイアウト後にシグナル インテグリティを検証することで、ルーティングや構成要素などさまざまな要因に基づく問題を特定できます。
  • IBIS-AMI モデル: モデルを使用して、集積回路、メモリ、またはシステム間の高速で複雑なインターフェイスをシミュレーションします。
  • シグナル インテグリティの可視化: 減衰、タイミングジッター、アイダイアグラムなどのメトリクスを使用して、信号の品質を測定し、信号の歪みに関する問題を特定します。

シグナル インテグリティ解析について、MathWorks は、アイダイアグラム、波形プロット、周波数スペクトル、アイ輪郭、歪みバジェット解析などを可視化しながら、システムのプリレイアウト解析からポストレイアウト検証まで一連の機能を提供する、Signal Integrity Toolbox™SerDes Toolbox™RF PCB Toolbox™Mixed-Signal Blockset™ などのツールを提供しています。これらのツールには、データ通信システムや高速エレクトロニクスの問題を防止する包括的な手段が備わっています。

プリレイアウト解析

優れたシグナル インテグリティを達成するための重要な手順の 1 つは、プリレイアウト解析の実行です。この解析は通常、設計フェーズで行われ、潜在的な問題を特定し、エンジニアが設計を最適化するのに十分な情報を得たうえで意思決定できるようにすることを目的としています。

送信機、受信機、パッケージとチャネルモデルの Sパラメータなどを含む OIF CEI 25G-LR コンプライアンス キットのプリレイアウト回路図シートの例。

MATLAB で使用する Signal Integrity Toolbox の Serial Link Designer アプリの OIF CEI 25G-LR プリレイアウト回路図。

プリレイアウト解析を行うことで、エンジニアは設計サイクルの早い段階で潜在的な問題を特定して解決し、後に生じる設計改訂や設計変更によるコスト面の問題を軽減します。この解析は、設計者がシグナル インテグリティ向けに設計を最適化することにも役立ち、業界標準に準拠した、より堅牢性が高く信頼性の高い設計の実現につながります。

ポストレイアウト検証

ポストレイアウト検証では、実際の PCB レイアウトやルーティングなど、設計の物理的な実装のレビューを行い、想定されるシグナル インテグリティのパフォーマンスを満たしていることを確認します。このプロセスでは、Signal Integrity Toolbox などのシミュレーション ツールおよび解析ツールを使用して、最終設計の電気的な振る舞いをシミュレーションし、潜在的な問題を特定します。

ポストレイアウト検証では、エンジニアはタイミング、電圧レベルに加え、ジッター、アイダイアグラム、ビットエラーレート (BER) などのシグナル インテグリティ メトリクスを計算するシミュレーションを行い、設計のパフォーマンスを検証し、業界標準に適合していることを確認します。

シグナル インテグリティの問題が特定された場合、エンジニアはレイアウト、ルーティング、または構成要素の選択を変更し、設計が想定したパフォーマンスを満たすまでシミュレーションを実行できます。場合によっては、ポストレイアウト検証を行うことでプリレイアウト解析では特定できなかった問題が明らかになることもあり、エンジニアは設計要件を満たすために必要な変更を行う必要があります。

Signal Integrity Toolbox の Signal Integrity Viewer アプリでポストレイアウト検証を行うプリント基板の例。

Signal Integrity Toolbox の Signal Integrity Viewer アプリに表示されたプリント基板。

チャネル解析のための IBIS-AMI モデル

IBIS-AMI (I/O Buffer Information Specification–Algorithmic Modeling Interface) は、高速チャネルのプリレイアウト解析とポストレイアウト検証の両方に使用されるモデリング標準です。IBIS-AMI は、信号経路内の個々の構成要素の電気的特性を組み合わせて完全なチャネルモデルを形成し、エンジニアが複雑な高速デジタルシステムをより高い精度と効率でシミュレーションできるようにするものです。

 Signal Integrity Toolbox、SerDes Toolbox の SerDes Designer アプリ、および Simulink に表示された IBIS-AMI モデルを用いた送信機および受信機の図の例。

Signal Integrity Toolbox、SerDes Designer アプリ、および Simulink に表示された SerDes のIBIS-AMI モデル。

プリレイアウト解析とポストレイアウト解析の両方で IBIS-AMI モデルを使用することで、設計時間を最適化し、設計エラーのリスクを軽減し、高速デジタルシステムの全体的なパフォーマンス向上に役立ちます。ただし、正確で信頼性の高い IBIS-AMI モデルの作成は複雑で時間のかかるプロセスであり、技術的な専門知識や SerDes Toolbox などの専用ソフトウェアツールが必要になります。

シグナル インテグリティの可視化

高速デジタル設計で優れたシグナル インテグリティのパフォーマンスを実現するには、伝送中の信号を完全な状態に保つことが不可欠です。この評価を行うために、以下のようなさまざまなメトリクスや可視化を使用します。

  • 電圧マージンでは、信号の振幅と信号のノイズマージンとの間の差を測定します。電圧マージンは、受信機で信号を復調するのに十分な高いレベルで確保する必要があります。
  • タイミング解析には、信号の立ち上がり/立ち下がり時間、伝播遅延、ジッターの計算などがあります。エンジニアは、タイミング解析を使用して設計のタイミングバジェットを評価し、必要なタイミングウィンドウ内で信号が遷移することを確認します。
  • ジッターとは、信号の時間的な揺らぎのことをいいます。ジッターは、信号の歪み、クロストーク、電源ノイズ、減衰など、さまざまな原因で発生します。エンジニアは、ジッターヒストグラムとアイダイアグラムを使用して、高速デジタルシステムのジッターを特定し、解析します。
  • アイダイアグラムは、信号のパフォーマンスを経時的に解析し、シグナル インテグリティの潜在的な問題を特定するために使用されます。通常、ヒストグラムの形で、時間に対する信号の振幅のグラフをプロットします。この可視化手法により、ジッター、ノイズ、タイミングの問題など、信号の動作を包括的に確認できます。
  • ビットエラーレート (BER) は、データストリームでエラーが発生したビットの数を計算します。BER 値が高い場合、シグナル インテグリティのパフォーマンスが低いことを示します。エンジニアは、BER を使用して設計のパフォーマンスを定量化し、設計を最適化します。
  • 減衰は、距離または時間に対する信号損失の尺度です。減衰が大きいと、信号に歪みが生じたり、信号が途切れたりします。エンジニアは、減衰測定を使用して信号のパフォーマンスを評価し、減衰を最小化するよう伝送線路や回路を設計します。
  • クロストークは、ある信号の電界からすぐ近くの信号にノイズが混入することで発生します。エンジニアは、クロストーク測定を使用してチャネル間の干渉レベルを評価し、クロストーク結合係数を計算し、クロストークレベルを低減する設計方法を特定します。
  • 時間領域反射率測定法 (TDR) は、伝送線路のインピーダンスを測定するために用いられる解析手法です。TDR は、信号の出力と回線の終端から反射した入力信号を比較するものです。この手法は、伝送線路に沿ったインピーダンスの揺らぎやシグナル インテグリティの問題を発見するのに役立ちます。
  • チャネル オペレーティング マージン (COM) は、信号アイと最悪の劣化要因との間の設計のマージンを定量化したものです。COM は、エンジニアが設計のシグナル インテグリティのパフォーマンスを評価し、改善を要する領域を特定するのに役立ちます。
Parallel Link Designer アプリで測定されたしきい値とパラメーターに沿った波形の例。

Signal Integrity Toolbox の Parallel Link Designer アプリで測定されたしきい値とパラメーターを示す波形の例。

Signal Integrity Viewer アプリで表示された USB4 v2.0 システム用の PAM3 アイダイアグラム。

Signal Integrity Toolbox で作成し、Signal Integrity Viewer アプリで表示された PAM3 アイダイアグラム。


ソフトウェア リファレンス


参考: SerDes Toolbox, RF PCB Toolbox, RF Toolbox, Mixed-Signal Blockset, ミックスドシグナル システム, IBIS-AMI モデル, Sパラメータ, 畳み込み, 高速フーリエ変換 (FFT), Signal Integrity Toolbox, serdes