Simulink Design Verifier は、形式的手法を用いて、モデルの潜在的な設計エラーを特定します。また、整数オーバーフロー、デッドロジック、配列アクセス違反、ゼロ除算を引き起こすモデルのブロックを検出します。設計が機能要件を満たしていることを形式的に検証できます。設計エラーや要件違反に対しては、デバッグ用のシミュレーション テストケースを生成します。
Simulink Design Verifier は、モデルカバレッジとカスタム オブジェクティブ用のテストケースを生成することで、既存の要件ベースのテストケースを拡張します。これらのテスト ケースにより、モデルは条件、判定、改良条件判定 (MCDC) およびカスタムのカバレッジ オブジェクティブを達成できます。カバレッジ オブジェクティブに加えて、カスタムのテスト オブジェクティブを指定して、要件ベースのテストケースを自動生成できます。
IEC Certification Kit (for ISO 26262 and IEC 61508) および DO Qualification Kit (for DO-178 and DO-254) を通じて、業界標準のサポートが可能です。
ランタイムエラーおよび診断エラーの検出
シミュレーションを実行する前に、整数オーバーフロー、ゼロ除算、範囲外配列アクセス、非正規値、浮動小数点エラーなどのランタイムエラーやモデリングエラー、データ有効性エラーなどを検出できます。
ドキュメンテーション | 例
未達テストカバレッジの解析
手動で作成した既存のテストケースを拡張し、不完全なモデルカバレッジと、生成コードのカバレッジ、Simulink ブロックや Stateflow チャートから呼び出される C/C++ コードのカバレッジに対処します。
ドキュメンテーション | 例
形式的安全要件の検証
MATLAB、Simulink、Stateflow を使用して表現した、形式的に定義された安全要件にしたがって (3:53) 設計が動作することを検証します。
ドキュメンテーション | 例
製品リソース:
「モデルベースデザインのおかげで、要件を迅速に解析し、過去の製品の設計を再利用し、手作業によるコーディングエラーを排除できたことにより、開発期間が削減され、顧客のニーズに合わせてスケジュールを短縮できるようになりました。」
あなたは学生ですか?
ご所属の学校にはすでに Campus-Wide License が導入されていて、MATLAB、Simulink、その他のアドオン製品を利用できる可能性があります。