Simulink Design Verifier

Simulink^® Design Verifier™ は形式的手法を使用することで、モデル内の隠れた設計エラーを特定します。整数のオーバーフロー、デッド ロジック、配列アクセスにおける違反、ゼロ除算など、実行時エラーや望ましくない動作の原因となるモデル内の演算を検出します。複雑なモデルの結果を迅速に得るために、解析は複数の CPU コアに分散されます。

Simulink Design Verifier は形式的検証を実行し、設計が機能要件を満たし、安全性要件に違反していないことを証明します。形式的解析は、要件の整合性と完全性についても検証します。各設計エラーまたは各要件違反について、デバッグ用のシミュレーション テスト ケースが生成されます。

Simulink Design Verifier を使用することで、テスト ベクトルを自動生成してモデル カバレッジおよびコード カバレッジを達成できます。これらのテスト ベクトルはモデルを駆動し、判定、条件、および改良条件判定 (MC/DC) のカバレッジ メトリクスを達成します。

業界標準には、IEC Certification Kit (IEC 61508 および ISO 26262) と DO Qualification Kit (DO-178 および DO-254) によって対応しています。