Mux

同じデータ型および実数/複素数の入力信号をバーチャルベクトルに結合する

ライブラリ:
Simulink / Commonly Used Blocks
Simulink / Signal Routing
HDL Coder / Commonly Used Blocks
HDL Coder / Signal Routing

説明

Mux ブロックは、同じデータ型および実数/複素数の入力をバーチャルベクトルに結合します。段階的に複数の Mux ブロックを使用して Mux 信号を作成できますが、単一の Mux ブロックを使用するときと同様に結果はフラットになります。

Mux ブロックを使用してグループ化するのは関数呼び出し信号のみにすることが理想的です。

Mux ブロックでは同じデータ型および実数/複素数の信号からバーチャルベクトルを作成できますが、それよりも柔軟性や効率に優れた方法で信号をグループ化するブロックがほかにもあります。

信号やメッセージのグループ化には、Mux ブロックの代わりに Bus Creator ブロックを使用します。Bus Creator ブロックはバーチャルバスを作成します。これにより、さまざまなデータ型および実数/複素数の要素をグループ化するための柔軟性が提供されます。バーチャルバスでは、インデックスの代わりに名前で要素にアクセスすることもできます。ブロックでバーチャルバスではなくバーチャルベクトルが必要な場合、モデルのコンパイルでバスがベクトルに変換されます。
信号の連結には、Mux ブロックの代わりに Vector Concatenate ブロックを使用します。Vector Concatenate ブロックは非バーチャルベクトルを作成します。これにより、生成コードの効率が向上します。

Mux 信号、バーチャルバス、連結された信号の比較については、Explore Composite Interfacesを参照してください。

例

Function-Call Subsystems with Multiple Initiators

A function-call subsystem that is called by multiple different function-call initiators that are grouped by a Mux block.

モデルを開く

端子

入力

すべて展開する

Port_1 — Mux 信号に含める入力信号
スカラー | ベクトル

Mux 信号に含める入力信号。スカラーまたはベクトルとして指定します。

Mux ブロックの入力信号はスカラーとベクトルの任意の組み合わせにできますが、データ型および実数/複素数が同じであるか、関数呼び出し信号でなければなりません。

出力

すべて展開する

Port_1 — 出力 Mux 信号
ベクトル

結合された入力信号で構成される出力 Mux 信号。ベクトルとして返されます。

出力 Mux 信号の要素は、入力信号の端子の順番から順番をとります。ブロックの向きに関する端子の順番の詳細については、回転または反転したブロックの端子の位置の特定を参照してください。

パラメーター

すべて展開する

入力数 — 入力信号数
2 (既定値) | スカラー | ベクトル | cell 配列 | 信号名のコンマ区切りリスト

入力信号の数。スカラー、ベクトル、cell 配列、または信号名のコンマ区切りリストとして指定します。これらの形式の一部では、次の表で説明するように信号名とサイズを指定できます。

形式	ブロックの動作
スカラー	Mux ブロックへの入力の数。この形式を使用した場合、このブロックは任意のサイズのスカラー信号またはベクトル信号を受け入れます。各入力に名前 `signalN` が割り当てられます。ここで、`N` は入力端子番号です。
ベクトル	ベクトルの長さは入力の数を指定します。各要素は、対応する入力の次元を指定します。正の値は、対応する端子がそのサイズのベクトルのみを受け入れるように指定します。たとえば、`[2 3]` はサイズ `2` および `3` の 2 つの入力端子をそれぞれ指定します。入力信号の幅が期待される幅と一致しないと、エラーメッセージが表示されます。値 `-1` は、対応する端子が任意の次元を有するベクトルまたは行列を受け入れできるように指定します。
cell 配列	cell 配列の長さは、入力の数を指定します。各セルの値は、対応する入力の次元を指定します。スカラー値 `N` はサイズ `N` のベクトルを指定します。値 `-1` は、対応する端子が任意の次元を有するスカラーまたはベクトルの信号を受け入れできるように指定します。
信号名のコンマ区切りリスト	コンマで区切られた信号名のリスト。対応する端子と信号に各名前が割り当てられます。たとえば、`position,velocity` を入力する場合、Mux ブロックには `position` および `velocity` という名前の 2 つの入力があります。

ヒント

[入力の数] パラメーターでスカラーを指定し、すべての入力端子が接続されている場合に、Mux ブロックの入力側近くに新しい信号線を描画すると、ソフトウェアで端子が追加されて、パラメーターが更新されます。

プログラムでの使用

ブロックパラメーターの値をプログラムで設定するには、関数 set_param を使用します。

パラメーター:	`Inputs`
値:	`'2'` (既定値) \| character vector \| string scalar
データ型:	`char` \| `string`

例: set_param(gcb,'Inputs','5')

例: set_param(gcb,'Inputs','[2 3]')

例: set_param(gcb,'Inputs','{3}')

例: set_param(gcb,'Inputs','position,velocity')

表示オプション — ブロックアイコンの外観
`[バー]` (既定値) | `信号` | `なし`

ブロックアイコンの外観。[バー]、[信号]、または [なし] として指定します。

バー — テキストの表示なし
信号 — 入力信号名を表示
なし — ブロックの型を表示 (Mux)

ブロックアイコンにテキストが収まるように、必要に応じてブロックのサイズを変更します。

プログラムでの使用

ブロックパラメーターの値をプログラムで設定するには、関数 set_param を使用します。

パラメーター:	`DisplayOption`
値:	`'bar'` (既定値) \| `'signals'` \| `'none'`

例: set_param(gcb,'DisplayOption','signals')

ブロックの特性

データ型	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `integer` \| `single`
直達	`はい`
多次元信号	`いいえ`
可変サイズの信号	`いいえ`
ゼロクロッシング検出	`いいえ`

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

実際のデータ型、または機能のサポートは、ブロックの実装に依存します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーションオプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロックプロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は `0` です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、OutputPipeline (HDL Coder)を参照してください。

複素数データのサポート

このブロックは、複素信号のコード生成をサポートしています。

制限

バスは HDL コード生成ではサポートされていません。

PLC コード生成
Simulink® PLC Coder™ を使用して構造化テキストコードを生成します。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

実際のデータ型、または機能のサポートは、ブロックの実装に依存します。

Mux

説明

例

Function-Call Subsystems with Multiple Initiators

端子

入力

Port_1 — Mux 信号に含める入力信号
スカラー | ベクトル

出力

Port_1 — 出力 Mux 信号
ベクトル

パラメーター

入力数 — 入力信号数
2 (既定値) | スカラー | ベクトル | cell 配列 | 信号名のコンマ区切りリスト

ヒント

プログラムでの使用

表示オプション — ブロックアイコンの外観
`[バー]` (既定値) | `信号` | `なし`

プログラムでの使用

ブロックの特性

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

PLC コード生成
Simulink® PLC Coder™ を使用して構造化テキストコードを生成します。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

参考

トピック

Mux

説明

例

Function-Call Subsystems with Multiple Initiators

端子

入力

Port_1 — Mux 信号に含める入力信号 スカラー | ベクトル

出力

Port_1 — 出力 Mux 信号 ベクトル

パラメーター

入力数 — 入力信号数 2 (既定値) | スカラー | ベクトル | cell 配列 | 信号名のコンマ区切りリスト

ヒント

プログラムでの使用

表示オプション — ブロック アイコンの外観 [バー] (既定値) | 信号 | なし

プログラムでの使用

ブロックの特性

拡張機能

C/C++ コード生成 Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成 HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

PLC コード生成 Simulink® PLC Coder™ を使用して構造化テキスト コードを生成します。

固定小数点の変換 Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

参考

トピック

Port_1 — Mux 信号に含める入力信号
スカラー | ベクトル

Port_1 — 出力 Mux 信号
ベクトル

入力数 — 入力信号数
2 (既定値) | スカラー | ベクトル | cell 配列 | 信号名のコンマ区切りリスト

表示オプション — ブロックアイコンの外観
`[バー]` (既定値) | `信号` | `なし`

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

PLC コード生成
Simulink® PLC Coder™ を使用して構造化テキストコードを生成します。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。