Mux

同じデータ型および実数/複素数の入力信号をバーチャル ベクトルに結合する

• ライブラリ:

• Simulink / Commonly Used Blocks

  Simulink / Signal Routing

  HDL Coder / Commonly Used Blocks

  HDL Coder / Signal Routing

• 

×

説明

Mux ブロックは、同じデータ型および実数/複素数の入力をバーチャル ベクトルに結合します。段階的に複数の Mux ブロックを使用して Mux 信号を作成できますが、単一の Mux ブロックを使用するときと同様に結果はフラットになります。

ヒント

Mux ブロックの代わりに Bus Creator ブロックを使用します。Bus Creator ブロックはバーチャル バスを作成します。これにより、さまざまなデータ型および実数/複素数の要素をグループ化するための柔軟性が提供されます。バーチャル バスでは、インデックスの代わりに名前で要素にアクセスすることもできます。ブロックでバーチャル バスではなくバーチャル ベクトルが必要な場合、モデルのコンパイルでバスがベクトルに変換されます。Mux 信号とバーチャル バスの比較については、Choose Among Composite Interfacesを参照してください。

端子

入力

Port_1 — Mux 信号に含める入力信号

スカラー | ベクトル

Mux 信号に含める入力信号。スカラーまたはベクトルとして指定します。

Mux ブロックの入力信号はスカラーとベクトルの任意の組み合わせにできますが、データ型および実数/複素数が同じであるか、関数呼び出し信号でなければなりません。

データ型: single | double | half | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | image
複素数のサポート: あり

出力

Port_1 — 出力 Mux 信号

ベクトル

結合された入力信号で構成される出力 Mux 信号。ベクトルとして返されます。

出力 Mux 信号の要素は、入力信号の端子の順番から順番をとります。ブロックの向きに関する端子の順番の詳細については、回転または反転後の端子の位置を参照してください。

データ型: single | double | half | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | image

パラメーター

入力数 — 入力信号数

2 (既定値) | スカラー | ベクトル | cell 配列 | 信号名のコンマ区切りリスト

入力信号の数。スカラー、ベクトル、cell 配列、または信号名のコンマ区切りリストとして指定します。これらの形式の一部では、次の表で説明するように信号名とサイズを指定できます。

形式	ブロックの動作
スカラー	Mux ブロックへの入力の数。 この形式を使用した場合、このブロックは任意のサイズのスカラー信号またはベクトル信号を受け入れます。Simulink® は、各入力に名前 signalN を割り当てます。ここで、N は入力端子番号です。
ベクトル	ベクトルの長さは入力の数を指定します。各要素は、対応する入力の次元を指定します。 正の値は、対応する端子がそのサイズのベクトルのみを受け入れるように指定します。たとえば、[2 3] はサイズ 2 および 3 の 2 つの入力端子をそれぞれ指定します。入力信号の幅が期待される幅と一致しないと、エラー メッセージが表示されます。値 -1 は、対応する端子が任意の次元を有するベクトルまたは行列を受け入れできるように指定します。
cell 配列	cell 配列の長さは、入力の数を指定します。各セルの値は、対応する入力の次元を指定します。 スカラー値 N はサイズ N のベクトルを指定します。値 -1 は、対応する端子が任意の次元を有するスカラーまたはベクトルの信号を受け入れできるように指定します。
信号名のコンマ区切りリスト	コンマで区切られた信号名のリスト。Simulink は、対応する端子と信号に各名前を割り当てます。たとえば、position,velocity を入力する場合、Mux ブロックには position および velocity という名前の 2 つの入力があります。

ヒント

[入力の数] パラメーターのスカラーを指定し、すべての入力端子が接続されている場合、Mux ブロックの入力側の近くに新しい信号線を描画すると、Simulink により端子が追加され、パラメーターが更新されます。

プログラムでの使用

ブロック パラメーター: Inputs

型: スカラー、ベクトル、cell 配列、信号名のコンマ区切りリスト

値: 整数、端子サイズのベクトル、cell 配列、信号名のコンマ区切りリスト

既定の設定: '2'

表示オプション — ブロック アイコンの外観

[バー] (既定値) | [信号] | [なし]

ブロック アイコンの外観。[バー]、[信号]、または [なし] として指定します。

• バー — テキストの表示なし

• 信号 — 入力信号名を表示

• なし — ブロックの型を表示 (Mux)

ブロック アイコンにテキストが収まるように、必要に応じてブロックのサイズを変更します。

プログラムでの使用

ブロック パラメーター: DisplayOption

型: 文字ベクトル

値: 'bar' 'signals' 'none''bar'

既定の設定: 'bar'

モデルの例

Function-Call Subsystems with Multiple Initiators

A function-call subsystem that is called by multiple different function-call initiators that are grouped by a Mux block.

モデルを開く

ブロックの特性

データ型	Boolean | double | enumerated | fixed point | half | integer | single
直達	はい
多次元信号	いいえ
可変サイズの信号	いいえ
ゼロクロッシング検出	いいえ

拡張機能

C/C++ コード生成

Simulink® Coder™ を使用して C および C++ コードを生成します。

実際のデータ型、または機能のサポートは、ブロックの実装に依存します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーション オプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロック プロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。

複素数データのサポート

このブロックは、複素信号のコード生成をサポートしています。

制限

バスは HDL コード生成ではサポートされていません。

PLC コード生成
Simulink® PLC Coder™ を使用して構造化テキスト コードを生成します。

固定小数点の変換

Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

実際のデータ型、または機能のサポートは、ブロックの実装に依存します。

バージョン履歴

R2006a より前に導入

参考

Demux | Vector Concatenate | Bus Creator | Bus to Vector

トピック

• バーチャル信号と非バーチャル信号
• 合成インターフェイスのガイドライン
• バス要素端子を使用したサブシステム インターフェイスとモデル インターフェイスの簡略化