Vision HDL Toolbox

更新

 

Vision HDL Toolbox

FPGA および ASIC 実装向けに画像処理、ビデオ、コンピューター ビジョンのシステムを設計する

 

Vision HDL Toolbox™ には、ビジョン システムをFPGAおよびASICをターゲットとして設計、実装するためのピクセル ストリーミング アルゴリズムが用意されています。このツールボックスには、様々な種類のインターフェイス、フレームサイズ、フレームレート (高精細 (1080p) ビデオを含む) をサポートする設計フレームワークも用意されています。このツールボックスの画像処理、ビデオ、コンピューター ビジョンのアルゴリズムでは、HDL 実装に適したアーキテクチャが使用されます。

ツールボックスにより提供されるアルゴリズムは、可読性のある、合成が可能なVHDLおよびVerilogコードを生成するように設計されています。(HDL Coderを使用) 生成された HDL コードで、1080p60 をリアルタイムに処理できます。

ツールボックスの機能は、MATLAB® System objects™ と Simulink® ブロックとして提供されます。

詳細を見る:

ハードウェア サブシステム例

ハードウェア実装のために構築された、画像処理サブシステム例を見てみましょう。すべてのサブシステムはHDL Coderに対応しており、VerilogまたはVHDLを生成できます。

自動運転

車線検出、道路の穴検出、およびステレオ視差計等、HDLコード生成可能なサブシステムで、自動運転システムの構築を開始できます。

特徴の検出

監視、オブジェクト追跡、工業用検査等のアプリケーションを開発するために、ストリーミング ハードウェアで特徴検出手法を実装する方法を示しています。

カメラパイプライン

ノイズ除去、ガンマ補正、およびヒストグラム実装の例を使用して、独自の画像調整ハードウェアの構築を開始できます。

エッジ検出 FPGA アプリケーションでの画像調整

画像ン処理 IP ブロック

Vision HDL Toolbox には、ハードウェアによく実装される、大量の計算処理を伴うストリーミング アルゴリズムをハードウェアに効率的に実装できるようにするIPブロックが用意されており、画像処理やビデオ処理のサブシステムの設計を高速化できます。

ハードウェア アクセラレーションによる画像処理

変換、フィルタリング、モルフォロジー、統計などの画像処理アルゴリズムの効率的なハードウェア実装をモデル化およびシミュレーションできます。その後、HDL Coder を使用して合成可能な VHDL または Verilog の RTL を生成します。

HDL 対応の Edge Detector ブロックおよびその設定可能なパラメーター    

組み込みのハードウェアデータ管理

Vision HDL Toolbox ブロックを使用して、制御信号、関心領域 (ROI) ウィンドウ、ラインバッファーなどのストリーミング入力データを自動的に管理できます。HDL Coder を使用して、モデル化およびシミュレーションする制御機能の VHDL または Verilog の RTL を生成できます。

行を自動的にバッファーして、エッジ検出のための ROI ウィンドウを作成    

ハードウェア実装のユーティリティ

ラインバッファー、関心領域 (ROI) セレクター、ピクセルストリーム FIFO とアライナー、制御信号 Bus Creator などのユーティリティ ブロックにより、独自のハードウェアデータ管理機能を構築できます。

アルファ ブレンディングのために 2 つのピクセル ストリームを同期    

フレームベースのアルゴリズムを使用した検証

ハードウェア実装を意識したピクセルベースのモデルにフレームベースのアルゴリズムとテストベンチを接続して効率的な検証が可能です。

フレームとピクセル変換

ハードウェア内の処理用の制御信号により、フルサイズのビデオをピクセルストリームに変換します。その後、ストリーミングのハードウェア出力をフレームに変換して、ゴールデン リファレンス アルゴリズムに対して検証できるようにします。

ハードウェア処理用の制御信号によってイメージフレームをピクセル ストリームに変換する Frame To Pixels ブロック

フレームベースのアルゴリズムを使用して、ストリーミングを実装するハードウェアを検証

HDL と FPGA のコシミュレーション

HDL Verifier™ を使用し、MATLAB または Simulink テスト環境に接続された RTL シミュレーションまたは FPGA 開発キットを使用してハードウェア サブシステムを検証します。

HDL Verifier は、Xilinx®、Intel®、および Microsemi® の FPGA ボードを使用した FPGA インザループ検証をサポート

FPGA、ASIC、および SoC 実装

ライブビデオ入を利用してテストするために、画像処理アプリケーションを容易にFPGAに実装できます。また、同じモデルを製品展開のために再利用できます。

ライブビデオ入力によるプラットフォームのプロトタイプの作成

Computer Vision Toolbox™ Support Package for Xilinx® Zynq®-Based Hardware をダウンロードし、HDL Coder および Embedded Coder® を使用して MATLAB または Simulink 実装からコードを生成し、画像処理アプリケーションのプロトタイプを作成します。

実際のビデオ入力を使用して FPGA ハードウェアに設計のプロトタイプを作成    

SoC インターコネクト インターフェイスでコードを生成

新機能

高感度の機能強化例

高感度画像を機能強化して可視性を改善

自動ゲインコントロール例

フレーム統計に基づいた画像のフィルター係数の調整

外部メモリ

AXI Master 外部メモリ インターフェイスを使用するアルゴリズムをモデリングして展開 (Computer Vision System Toolbox Support Package for Xilinx Zynq-Based Hardware が必須)

水平方向および垂直方向のカウンターブロック

ピクセルストリームのアクティブラインとピクセルをカウント

これらの機能および対応する関数の詳細については、リリースノートを参照してください。

FPGA実装向け画像処理

この 5 部構成のビデオシリーズでは、主な概念を紹介し、プロトタイピングおよび量産のためにビジョン アプリケーションをFPGAに実装するためのワークフローを説明しています。

無料評価版を入手する

30 日間の無料評価版はこちら

今すぐダウンロード

あなたは学生ですか?

MATLAB および Simulink 学生向けソフトウェアの入手

詳細を見る