Vision HDL Toolbox には、FPGA および ASIC をターゲットとしてビジョンシステムを設計、実装するためのピクセルストリーミング アルゴリズムが用意されています。また、さまざまなタイプのインターフェイス、フレームサイズ、フレームレートをサポートする設計のフレームワークが用意されています。このツールボックスの画像処理、動画、コンピューター ビジョンのアルゴリズムは、HDL 実装に適したアーキテクチャを使用しています。
ツールボックスに用意されているアルゴリズムは、可読性に優れ、論理合成可能な VHDL® および Verilog® コードを生成するように設計されています (HDL Coder™ を使用)。生成した HDL コードは、最大 8K 解像度のフレームサイズと高フレームレート (HFR) の動画に使用できることを FPGA 上で動作確認済みです。
ツールボックスの機能は、MATLAB 関数、System object、および Simulink ブロックとして提供されます。
リファレンス アプリケーション
リファレンス アプリケーションは、FPGA、ASIC、SoC デバイスをターゲットとするコンピューター ビジョンのアプリケーションを設計、シミュレーション、展開する際の基礎として使用できます。
製品ハイライト
HDL 用に最適化されたビジョンアルゴリズムのブロックを使用
ストリーミングピクセル ベースの、ハードウェア用に最適化されたライブラリブロック、および System object から選択し、計算量の多い画像およびビジョン処理アルゴリズムをモデル化します。FPGA、ASIC、SoC 上にモデルを実装します。
ドキュメンテーション | 例
外部メモリ インターフェイスをモデル化
Simulink テンプレートを使用して、ピクセルストリーミング設計の AXI 用外部メモリ インターフェイスとフレームバッファーをモデル化します。HW/SW 協調設計の一環としてプロセッサからのメモリアクセスをモデル化し、SoC Blockset 機能を使用してサブシステム端子を物理メモリ インターフェイスに展開します。
ドキュメンテーション | 例
ビジョンベースの FPGA 設計にディープラーニングを統合
Zynq ベースのハードウェアに、事前構築済みのサポートパッケージのリファレンス設計を使用して、YOLO v2 ディープラーニング ネットワークを展開します。オブジェクト検出のビジョン アプリケーションに、キャプチャ入力またはライブカメラ入力を使用します
ドキュメンテーション | 例
FPGA および SoC 上でプロトタイピングと検証を実行
AMD Zynq ハードウェア サポート パッケージとモデルテンプレートを使用して、ライブ形式の動画入力によりプロトタイプ設計を作成します。サポート対象の FPGA または SoC プラットフォーム向けに、HDL Coder を使用して、ターゲットに依存しない論理合成可能な VHDL および Verilog コードを生成します。HDL Verifier を使用して、ビジョンハードウェアの設計のテストとデバッグを行います。
ドキュメンテーション | 例
製品リソース:
「MATLAB と Simulink を使用したことで、開発段階で必要な時間を半分に短縮できました。これらのツールのおかげで、カスタム機能の設計が可能となり、OEM 顧客の要望に簡単に応えられるようになりました。」
