このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

String Length

R2026a

入力 string の文字数を出力

• 

String Length block

To add a block to a model, double-click the canvas and start typing the block name. Then, select the block from the list.

ライブラリ:
Simulink / String

説明

String Length ブロックは、入力 string の文字数を出力します。たとえば、String Length ブロックを使用して、焦点を string 内の特定の位置に移動させることができます。

端子

入力

Port_1 — 入力 string

スカラー

入力 string。スカラーとして指定します。

データ型: string

出力

Port_1 — 文字数

スカラー

入力 string の文字数。スカラーとして指定します。

データ型: int8 | uint8 | int16 | uint16 | int32 | uint32

パラメーター

出力データ型 — 出力データ型

継承: 内部ルールによる継承 (既定値) | 継承: 逆伝播による継承 | int8 | uint8 | int16 | uint16 | int32 | uint32 | <data type expression>

出力データ型。型は継承されるか、直接指定されるか、Simulink.NumericType などのデータ型オブジェクトとして表現されます。

継承オプションを選択すると、ブロックは次の動作を示します。

• 継承: 内部ルールによる継承 — Simulink^® は、組み込みターゲット ハードウェアのプロパティを考慮しつつ、数値の精度、パフォーマンス、および生成コードのサイズのバランスが取れるように、データ型を選択します。

• 継承: 逆伝播による継承 — 駆動ブロックのデータ型を使用します。

[データ型アシスタントを表示] ボタン をクリックして、データ型の属性の設定に役立つ [データ型アシスタント] を表示します。詳細は、データ型アシスタントを利用したデータ型の指定を参照してください。

プログラムでの使用

ブロック パラメーター: OutDataTypeStr

型: 文字ベクトル

値: 'Inherit: Inherit via internal rule' | 'Inherit: Inherit via back propagation' | 'int8' | 'uint8' | 'int16' | 'uint16' | 'int32' | 'uint32' | <data type expression>

既定の設定: 'Inherit: Inherit via internal rule'

モード — データ型のカテゴリ

Inherit (既定値) | Built in | Expression

データ型のカテゴリ。Inherit、Built in、または Expression として指定します。このパラメーターを使用する方法の詳細については、データ型アシスタントを利用したデータ型の指定を参照してください。

依存関係

[データ型アシスタントを表示] ボタンをクリックすると、このパラメーターが有効になります。

ブロックの特性

データ型	integer | string
直達	はい
多次元信号	いいえ
可変サイズの信号	いいえ
ゼロクロッシング検出	いいえ

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーション オプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロック プロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。
SynthesisAttributes	モデルのブロックとブロック出力信号の合成属性を指定します。生成された HDL コードには、これらの属性が含まれます。詳細については、SynthesisAttributes (HDL Coder)を参照してください。

バージョン履歴

R2018a で導入

R2026a: ブロックとブロック出力信号の合成属性の指定

[SynthesisAttributes] HDL ブロック プロパティを使用して、ブロックとその出力信号の合成属性を指定します。HDL Coder は、生成される HDL コードにこれらの属性を含めます。

参考

Compose String | Scan String | String Compare | String Concatenate | String Constant | String Find | String to Double | String to Enum | String to Single | String to ASCII | Substring | To String

トピック

• キーワードの後に続くテキストの取得
• Simulink の string