メインコンテンツ

このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

sub

fimath オブジェクトを使用して 2 つの配列の減算を行う

説明

c = sub(F,a,b) は、fimath オブジェクト F を使用して配列 ab の減算を行います。abfimath オブジェクトをオーバーライドする場合や、ab に関連付けられる fimath プロパティが異なる場合に役に立ちます。出力にはローカル fimath がありません。

すべて折りたたむ

a = fi(pi);
b = fi(exp(1));
F = fimath('SumMode','SpecifyPrecision',...
    'SumWordLength',32,'SumFractionLength',16);
c = sub(F,a,b)
c = 
    0.4233

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 32
        FractionLength: 16

cab の 32 ビットの差であり、小数部の長さは 16 です。

入力引数

すべて折りたたむ

減算に使用する fimath オブジェクト。fimath オブジェクトとして指定します。

オペランド。スカラー、ベクトル、行列または多次元配列として指定します。

a および b は、いずれかがスカラーでない場合は、同じ次元にする必要があります。ab のいずれかがスカラーの場合、c はスカラーでない方のオブジェクトの次元になります。

a または bfi オブジェクトの場合、ab は両方とも fi オブジェクトでなければなりません。

データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fi
複素数のサポート: あり

アルゴリズム

sub 関数を使用すると、ABfimath プロパティは変更されません。また、出力 C にはローカル fimath がありません。

C = sub(F,A,B)
または
C = F.sub(A,B)

は、以下と等価です。

C = removefimath(setfimath(A,F) - setfimath(B,F))

拡張機能

すべて展開する

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

バージョン履歴

R2006a より前に導入

すべて展開する