HDL コード生成と検証

 

HDL コード生成と検証のための Simulink 

HDL コードを記述することなく、FPGA、SoC、ASIC 設計を探索、実装、および検証

高レベルで設計と確認を行い、HDL を FPGA、ASIC、またはシステム オン チップ (SoC) のプロトタイプ、またはプロジェクト用に MATLAB® または Simulink® から直接生成、検証できます。

  • 最適化され、可読性の良い VHDL® または Verilog® を任意の FPGA、ASIC、または SoC ハードウェア向けに生成
  • システムレベルの設計とサブシステムレベルの実装を接続
  • 数学、DSP、無線通信、制御、ビジョン処理用の高品質な ハードウェアモデルでハードウェア サブシステムを構築
  • 自動ガイダンスを用いた固定小数点への変換や、任意のターゲットデバイスに対するネイティブ浮動小数点演算の生成
  • MATLAB と Simulink からプロトタイプ ハードウェアへの直接実装とデバッグ
  • アルゴリズム モデルとテスト ケースを再利用 

「モデルベース デザインでは、従来の設計フローよりもアルゴリズムとシステム機能を早期に検証し、仕様変更により早く対応し、より多くの設計の代替案を評価できます。モデルベース デザインはアルゴリズムの専門家と RTL エンジニアの間のギャップを埋めるのに役立ちます。」

ルネサスシステムデザイン 神谷 衛氏

HDL コード生成と検証のための MATLAB と Simulink の使用 

任意のターゲットへの HDL コード生成

高レベルの合成テクニックを用いて、ハードウェア実装用の MATLAB または Simulink コードを、可読性とトレーサビリティに優れ、合成可能な VHDL または Verilog HDL コードに変換できます。このコードはあらゆる FPGA、ASIC、または SoC ハードウェアに対して最適化されており、ポータブルです。 

ハードウェア設計の経験にかかわらず高品質の HDL コードを作成できます。高レベルでの作業であるため、ハードウェア アーキテクチャ間のトレードオフを素早く確認して目的を達成でき、自動的に HDL コードとインターフェイスを生成することが可能です。

モデルベース デザインのコラボレーション

Simulink では、アルゴリズムの開発担当者はハードウェア、ソフトウェア、アナログ設計エンジニアとコラボレーションできます。すべてのエンジニアが同じモデルを使って設計し、実装前にトレードオフの確認や、システム アーキテクチャの検証をすることができます。

これらのモデルから直接 HDL コードを生成することで変更に柔軟に適応でき、VHDL または Verilog、モデル、定義された要件の間でのトレーサビリティを維持できます。 

HDL にすぐ使えるモデルと例

ハードウェアへの実装をシミュレーションする高レベルのアルゴリズム ブロックを用いてデザインを構築し、高品質の HDL コードを生成できます。ブロックには数学、三角関数、デジタル信号処理、無線通信、ビデオと画像処理が含まれています。LTE 無線ビジョン処理のためのサブシステムレベルのIPも使用できます。

固定小数点化を簡単に

実装向けにデータタイプを浮動小数点から固定小数点に自動的に変換します。こうすることでリソースの使用法と正確さのバランスが取れます。

デザインに高い精度または広いダイナミック レンジを要する計算が含まれる場合や、固定小数点への変換前にプロトタイプを生成したい場合、合成可能でターゲットに依存しないネイティブ浮動小数点 HDL を生成できます。

自動 FPGA 、 SoC プロトタイピング

Xilinx®、Intel®、Microsemi®、Speedgoat などの FPGA および SoC プロトタイピング プラットフォーム向けには、ボタンを押すだけでデバイスのプログラムに必要な全てを生成できます。このプロトタイプは独立のデバイスとしても実行できるほか、MATLAB または Simulink に接続してスティミュラス生成やデバッグ用にも使えます。その後はどのような FPGA、ASIC、または SoC にも量産用の
実装として再利用できます。またプログラミングを容易にするためにカスタムのプロトタイピング ボードもセットアップできます。

検証のためのモデルの再利用とテスト

Mentor Graphics(R) または Cadence(R) シミュレーターで実行される手書きHDLコードや生成されたHDLコードを、MATLAB または Simulinkモデルで協調シミュレーションすることができます。さらにモデルやテスト をエクスポートして、UVM またはカスタム検証環境に対して SystemVerilog DPI-C コンポーネントとしてテストすることができます。