While Iterator Subsystem

シミュレーションタイムステップで論理式が true の場合にサブシステムの実行を繰り返す

ライブラリ:
Simulink / Ports & Subsystems

説明

While Iterator Subsystem ブロックは、論理条件が true の間、シミュレーションタイムステップ中に実行を繰り返すサブシステムを作成するための開始点として事前構成されている Subsystem ブロックです。サブシステム内の While Iterator ブロックで実行が制御されます。例については、ex_while_iterator_block を参照してください。

While Iterator Subsystem ブロックを使用して以下をモデル化します。

プログラム while または do-while ループに相当するブロック線図。
複数回の反復後により正確な解に収束する反復アルゴリズム。

簡易初期化モードの使用時に、While Iterator Subsystem ブロック内に経過時間を必要とするブロック (Discrete-Time Integrator ブロックなど) を配置すると、Simulink^® でエラーが表示されます。

While Iterator Subsystem ブロックからの出力信号が関数呼び出し信号である場合、モデルのシミュレート時またはブロック線図の更新時に Simulink によってエラーが表示されます。

例

Simulink Subsystem のセマンティクス

この一連の例では、さまざまなタイプの Simulink® Subsystem と、これらの Subsystem のシミュレーション実行時にどのようなセマンティクスが使用されるかという例を示します。各例では、モデルと、そのモデルの実行方法に関する違いを説明しています。

モデルを開く

並列チャネルの電力割り当て

このモデルは、Find Nonzero Elementsブロックの機能を引き出す使用方法を示します。このブロックは、入力の非零値のインデックスを含む可変サイズの信号を出力します。

モデルを開く

端子

入力

すべて展開する

In1 — サブシステムブロックへの信号入力
スカラー | ベクトル | 行列

Inport ブロックをサブシステムブロック内に配置することで、ブロックへの外部入力端子が追加されます。端子ラベルは Inport ブロックの名前と一致します。

ローカル環境から信号を取得するには、Inport ブロックを使用します。

IC (initial logical condition) — サブシステムブロックの初期実行を制御
スカラー

Input ブロックに接続された While Iterator ブロックを Subsystem ブロック内に配置すると、この外部入力端子がブロックに追加されます。

出力

すべて展開する

Out — サブシステムからの信号出力
スカラー | ベクトル | 行列

Outport ブロックをサブシステムブロック内に配置することで、ブロックの出力端子が追加されます。サブシステムブロック上の端子ラベルは Outport ブロックの名前です。

信号をローカル環境に送信するには、Outport ブロックを使用します。

ブロックの特性

データ型	`Boolean^a` \| `bus^a` \| `double^a` \| `enumerated^a` \| `fixed point^a` \| `half^a` \| `integer^a` \| `single^a` \| `string^a`
直達	`いいえ`
多次元信号	`はい^a`
可変サイズの信号	`はい^a`
ゼロクロッシング検出	`いいえ`
^a 実際のデータ型または機能のサポートは、ブロックの実装に依存します。

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

実際のコード生成のサポートは、ブロックの実装に依存します。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

実際のデータ型のサポートは、ブロックの実装に依存します。

バージョン履歴

R2006a より前に導入

参考

While Iterator | Subsystem

トピック

While Iterator Subsystem および For Iterator Subsystem を使用した反復サブシステムの実行