このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。
トランザクションレベルのモデル生成
SystemC TLM 仮想プロトタイプの生成
HDL Verifier™ は、 Simulink® Coder™または Embedded Coder® と統合して、 SystemC™をエクスポートしますTLM 互換のトランザクション レベル モデル。このコンポーネントを動作モデルとして HDL シミュレーションに統合できます。
TLM 生成ツールは、デフォルトのソケットおよびメモリ構成を提供します。TLM コンポーネントのソケットとメモリ マップをカスタマイズするには、 IP-XACT™ファイルを提供します。SystemC スレッドまたはコールバック関数を使用するように、生成されたコンポーネントを構成できます。
HDL Verifier は、コンポーネントを検証し、HDL シミュレーター環境への統合を支援するための TLM テストベンチ、テスト ベクター、およびメイクファイルを生成します。
この機能を使用するには、 ASIC Testbench for HDL Verifierアドオンをダウンロードしてインストールします。
トピック
TLM コンポーネントとテストベンチを生成する
- TLM ジェネレーターを使ってみる
この例では、 Simulink Coder™ またはEmbedded Coder®の tlmgenerator ターゲットを使用して SystemC™/TLM コンポーネントを生成するようにSimulink®モデルを構成する方法を示します。 - TLM 生成プロセス
HDL Verifierソフトウェアによって生成された TLM コンポーネント ファイルを取得した後、OSCI SystemCライブラリおよび OSCI TLM ライブラリを使用して TLM コンポーネントとオプションのテストベンチをコンパイルできます。 - TLM 生成アルゴリズム
TLM コンポーネントの生成に使用するアルゴリズムは、C コードを生成できるSimulinkブロックを任意に組み合わせて作成できます。 - サブシステムのガイドラインと制限事項
C コードに変換できるほとんどのサブシステムは、TLM コンポーネントの生成に適しています。 - TLM コンポーネントのアーキテクチャ
TLM ジェネレーターは、 Simulinkモデル サブシステムからターゲット TLM コンポーネントをエクスポートします。 - 生成された TLM ファイル
HDL Verifierソフトウェアは次のファイルを生成します。 - TLM コンポーネント生成ワークフロー
次のワークフローは、 HDL Verifierソフトウェアを使用して TLM コンポーネントを生成するために必要な手順を示しています。
メモリマップの定義
- インポート用に IP-XACT ファイルを準備する
生成するコンポーネントの TLM インターフェイスをカスタマイズするには、独自の IP-XACT XML ファイルを TLM ジェネレーターにインポートします。 - 生成されたIP-XACTファイルの内容
TLM ジェネレーターは、IP-XACT 1685-2009 のIEEE®標準に準拠する IP-XACT ファイルを自動的に生成します。 - SCML を使用したメモリ マップの実装
SystemCモデリング ライブラリ (SCML) は、Synopsys®プロトタイピング ツールで使用する TLM モデル インターフェイスを作成するための TLM 2.0 互換 API ライブラリです。
TLM コンポーネントのエクスポート
- TLM コンポーネントのエクスポート
コード生成が完了したら、作業フォルダーに移動します。 - TLM コンポーネント コンストラクター
生成された TLM コンポーネントのコンストラクターとデフォルトパラメーターと、それらのパラメーターを変更するための情報について説明します。 - TLM コンポーネントのテスト
テストベンチ生成オプションは、[コンフィギュレーパラメーター]ダイアログ ボックスのTLM Testbenchタブで制御します。