Main Content

このページは機械翻訳を使用して翻訳されました。ここをクリックして、元の英語を参照してください。

トランザクションレベルのモデル生成

SystemC TLM 仮想プロトタイプの生成

HDL Verifier™ は、 Simulink® Coder™または Embedded Coder® と統合して、 SystemC™をエクスポートしますTLM 互換のトランザクション レベル モデル。このコンポーネントを動作モデルとして HDL シミュレーションに統合できます。

TLM 生成ツールは、デフォルトのソケットおよびメモリ構成を提供します。TLM コンポーネントのソケットとメモリ マップをカスタマイズするには、 IP-XACT™ファイルを提供します。SystemC スレッドまたはコールバック関数を使用するように、生成されたコンポーネントを構成できます。

HDL Verifier は、コンポーネントを検証し、HDL シミュレーター環境への統合を支援するための TLM テストベンチ、テスト ベクター、およびメイクファイルを生成します。

この機能を使用するには、 ASIC Testbench for HDL Verifierアドオンをダウンロードしてインストールします。

トピック

TLM コンポーネントとテストベンチを生成する

メモリマップの定義

TLM コンポーネントのエクスポート