テストベンチのクロックとリセットの入力パラメーター

このページでは、[コンフィギュレーションパラメーター] ダイアログボックスの [HDL コード生成] 、 [テストベンチ] タブにあるコンフィギュレーションパラメーターについて説明します。このタブのパラメーターを使用して、クロック High 時間、クロック Low 時間、およびテストベンチにクロック信号、リセット信号、およびクロックイネーブルの入力信号を生成するかどうかを指定できます。

クロック信号生成

テストベンチがクロック入力信号を生成するかどうかを指定します。

設定

既定の設定: オン

オン: テストベンチがクロック入力信号を生成します。このオプションが選択されると、クロック High とクロック Low の設定によりクロックの波形が制御されます。
オフ: ユーザー定義の外部ソースがクロック入力信号を生成します。

依存関係

このプロパティによって [クロック High 時間] と [クロック Low 時間] オプションが有効になります。このオプションはモデル全体を選択した場合は無効になります。[HDL を生成] 設定で DUT を選択してください。

コマンドライン情報

プロパティ: ForceClock

型: 文字ベクトル

値: 'on' | 'off'

既定の設定: 'on'

このプロパティを設定するには、hdlset_param または makehdltb を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムについて、このプロパティを指定できます。

プロパティを引数として関数 makehdltb に渡す。

makehdltb('sfir_fixed/symmetric_fir', ... 
            'ForceClock', 'off')

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdltb を使用して HDL コードを生成できる。
```
hdlset_param('sfir_fixed', 'ForceClock', 'off')
makehdltb('sfir_fixed/symmetric_fir')
```

クロック High 時間 (ns)

テストベンチがクロック入力信号を High (1) にする期間をナノ秒単位で指定します。

設定

既定の設定: 5

正の整数値を指定します。[クロック High 時間] および [クロック Low 時間] プロパティはクロック信号の周期とデューティ比を定義します。既定の設定を使用すると、クロック信号は 10 ns 周期の矩形波 (50% デューティ比) になります。

依存関係

このパラメーターは、[クロック信号生成] が選択された場合に有効になります。

コマンドライン情報

プロパティ: ClockHighTime

タイプ: 整数

値: 正の整数

既定の設定: 5

このプロパティを設定するには、hdlset_param または makehdltb を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムについて、このプロパティを指定できます。

プロパティを引数として関数 makehdltb に渡す。

makehdltb('sfir_fixed/symmetric_fir', ... 
            'ClockHighTime', 2)

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdltb を使用して HDL コードを生成できる。
```
hdlset_param('sfir_fixed', 'ClockHighTime', 2)
makehdltb('sfir_fixed/symmetric_fir')
```

クロック Low 時間 (ns)

テストベンチがクロック入力信号を Low (0) にする期間をナノ秒単位で指定します。

設定

既定の設定: 5

[クロック High 時間] および [クロック Low 時間] プロパティはクロック信号の周期とデューティ比を定義します。既定の設定を使用すると、クロック信号は 10 ns 周期の矩形波 (50% デューティ比) になります。

依存関係

このパラメーターは、[クロック信号生成] が選択された場合に有効になります。

コマンドライン情報

プロパティ: ClockLowTime

タイプ: 整数

値: 正の整数

既定の設定: 5

このプロパティを設定するには、hdlset_param または makehdltb を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムについて、このプロパティを指定できます。

プロパティを引数として関数 makehdltb に渡す。

makehdltb('sfir_fixed/symmetric_fir', ... 
            'ClockLowTime', 2)

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdltb を使用して HDL コードを生成できる。
```
hdlset_param('sfir_fixed', 'ClockLowTime', 2)
makehdltb('sfir_fixed/symmetric_fir')
```

クロックイネーブル信号生成

テストベンチでクロックイネーブル入力信号を生成するかどうかを指定します。

設定

既定の設定: オン

オン: テストベンチは、クロックイネーブルの入力値の設定によって、クロックイネーブル入力信号をアクティブ High (1) またはアクティブ Low (0) で生成します。
オフ: ユーザー定義の外部ソースがクロックイネーブルの入力信号を生成します。

依存関係

このプロパティにより [クロックイネーブル信号の遅延時間 (クロックサイクル単位)] オプションが有効になります。

このオプションはモデル全体を選択した場合は無効になります。[HDL を生成] 設定で DUT を選択してください。

コマンドライン情報

プロパティ: ForceClockEnable

型: 文字ベクトル

値: 'on' | 'off'

既定の設定: 'on'

このプロパティを設定するには、hdlset_param または makehdltb を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムについて、このプロパティを指定できます。

プロパティを引数として関数 makehdltb に渡す。

makehdltb('sfir_fixed/symmetric_fir', ... 
            'ForceClockEnable', 'off')

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdltb を使用して HDL コードを生成できる。
```
hdlset_param('sfir_fixed', 'ForceClockEnable', 'off')
makehdltb('sfir_fixed/symmetric_fir')
```

クロックイネーブル信号の遅延時間 (クロックサイクル単位)

リセットのデアサーションとクロックイネーブルのアサーション間の経過時間 (クロックサイクル単位) を定義します。

設定

既定の設定: 1

[クロックイネーブル信号の遅延時間 (クロックサイクル単位)] プロパティは、リセット信号がデアサートされてからクロックイネーブル信号が最初にアサートされるまでの経過時間のクロックサイクル数を定義します。次の図では、リセット信号 (アクティブ High) は 2 クロックサイクル後にデアサートし、クロックイネーブルは 1 サイクル (既定の設定) のクロックイネーブル信号の遅延時間後にアサートしています。

次の図では、Hold Time というラベルの間隔の後で、リセット信号 (アクティブ High) をデアサートします。クロックイネーブルは、Clock enable delay というラベルの付いた、追加の間隔の後にアサートします。

依存関係

このパラメーターは、[クロックイネーブル信号生成] が選択された場合に有効になります。

コマンドライン情報

プロパティ: TestBenchClockEnableDelay

タイプ: 整数

既定の設定: 1

このプロパティを設定するには、hdlset_param または makehdltb を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムについて、このプロパティを指定できます。

プロパティを引数として関数 makehdltb に渡す。

makehdltb('sfir_fixed/symmetric_fir', ... 
            'TestBenchClockEnableDelay', 2)

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdltb を使用して HDL コードを生成できる。
```
hdlset_param('sfir_fixed', 'TestBenchClockEnableDelay', 2)
makehdltb('sfir_fixed/symmetric_fir')
```

リセット信号生成

テストベンチがリセット入力信号を生成するかどうかを指定します。

設定

既定の設定: オン

オン: テストベンチがリセット入力信号を生成します。
オフ: ユーザー定義の外部ソースがリセット入力信号を生成します。

ヒント

このオプションを選択すると、[ホールド時間] オプションを使用してリセットのタイミングを制御できます。

依存関係

このオプションはモデル全体を選択した場合は無効になります。[HDL を生成] 設定で DUT を選択してください。

コマンドライン情報

プロパティ: ForceReset

型: 文字ベクトル

値: 'on' | 'off'

既定の設定: 'on'

このプロパティを設定するには、hdlset_param または makehdltb を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムについて、このプロパティを指定できます。

プロパティを引数として関数 makehdltb に渡す。

makehdltb('sfir_fixed/symmetric_fir', ... 
            'ForceReset', 'off')

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdltb を使用して HDL コードを生成できる。
```
hdlset_param('sfir_fixed', 'ForceReset', 'off')
makehdltb('sfir_fixed/symmetric_fir')
```

リセット信号の長さ (クロックサイクル単位)

リセットがアサートされる時間 (クロックサイクル単位) を定義します。

設定

既定の設定: 2

[リセット信号の長さ (クロックサイクル単位)] プロパティは、リセットがアサートされる間のクロックサイクル数を定義します。[リセット信号の長さ (クロックサイクル単位)] は 0 以上の整数でなければなりません。次の図は既定の場合を示しており、リセット信号 (アクティブ High) が 2 クロックサイクル間アサートされています。

依存関係

このパラメーターは、[リセット信号生成] が選択された場合に有効になります。

コマンドライン情報

プロパティ: Resetlength

タイプ: 整数

既定の設定: 2

このプロパティを設定するには、hdlset_param または makehdltb を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムについて、このプロパティを指定できます。

プロパティを引数として関数 makehdltb に渡す。

makehdltb('sfir_fixed/symmetric_fir', ... 
            'Resetlength', 4)

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdltb を使用して HDL コードを生成できる。
```
hdlset_param('sfir_fixed', 'Resetlength', 4)
makehdltb('sfir_fixed/symmetric_fir')
```