DUT 出力端子のクロックレート パイプラインを許可

データ レートではなくクロック レートで DUT から出力を渡し、可能な限り速やかに DUT 出力を生成する

モデル コンフィギュレーション ペイン: 最適化 / パイプライン

説明

データ レートではなくクロック レートで DUT から出力を渡し、可能な限り速やかに DUT 出力を生成します。

依存関係

このパラメーターを指定するときは、必ず [クロックレート パイプライン] チェック ボックスを選択します。

設定

On (既定の設定) | Off
On

クロック レートで可能な限り速やかに DUT 出力を生成します。

Off

データ レートで DUT 出力を生成します。

ヒント

このプロパティを設定するには、関数 hdlset_param または makehdl を使用します。プロパティの値を表示するには、関数 hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムの HDL コードを生成する際に ClockRatePipelineOutputPorts 設定を使用できます。

  • プロパティを引数として関数 makehdl に渡す。

    makehdl('sfir_fixed/symmetric_fir', ... 
        'ClockRatePipelineOutputPorts','on')

  • hdlset_param を使用する場合は、モデルでパラメーターを設定してから makehdl 関数を使用して HDL コードを生成する。

    hdlset_param('sfir_fixed','ClockRatePipelineOutputPorts','on')
makehdl('sfir_fixed/symmetric_fir')

推奨設定

推奨なし。

プログラムでの使用

パラメーター: ClockRatePipelineOutputPorts
型: 文字ベクトル
値: 'on' | 'off'
既定の設定: 'off'

バージョン履歴

R2015a で導入

参考

プロパティ

モデル設定

トピック