Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

FPGA へのソフトウェア インターフェイスの構成

設計した IP コアに接続し、ターゲット ハードウェアの組み込みプロセッサに展開するソフトウェア インターフェイス モデルの構成

ターゲット プラットフォームの組み込みプロセッサで実行されるアルゴリズムを含むソフトウェア インターフェイス モデルを作成します。入力は、テストおよび検証済みの IP コア モデルです。出力は、FPGA とプロセッサ間の通信を含むソフトウェア インターフェイス モデル、および SoC デバイスまたは Simulink® Real-Time™ ターゲット マシンに搭載されている組み込みプロセッサに展開されるアルゴリズムです。ワークフローの詳細については、Targeting FPGA & SoC Hardware Overviewを参照してください。

Configure Hardware Software Interface Workflow

トピック