Main Content

hdl.treesum

Tree アーキテクチャを使用した配列要素の和

R2022a 以降

ページ内をすべて折りたたむ

    構文

    S = hdl.treesum(A)
    S = hdl.treesum(A, 'all')
    S = hdl.treesum(A, dim)

    説明

    例

    S = hdl.treesum(A) は、サイズが 1 と等しくない最初の配列の次元に沿って A の要素の和を返します。

    • A がベクトルの場合、hdl.treesum(A) は要素の和を返します。

    • A が行列の場合、hdl.treesum(A) は各列の和を含む行ベクトルを返します。

    関数 hdl.treesum は Tree アーキテクチャを使用して要素の加算を行います。Tree アーキテクチャの加算によって、クリティカル パスはより短くなり、それにより、MATLAB Function ブロックから HDL コードを生成する際のレイテンシが削減されます。HDL コードを生成する際に、関数 hdl.treesum は要素の加算を行うのに必要な一致する遅延の量を削減します。

    例

    S = hdl.treesum(A, 'all') は、A のすべての要素の和を計算します。

    例

    S = hdl.treesum(A, dim) は、次元 dim に沿って和を返します。たとえば、A が行列の場合、hdl.treesum(A,2) は各行の和を含む列ベクトルです。

    例

    すべて折りたたむ

    ベクトルを作成し、その要素の和を計算します。

    A = 1:10;
S = hdl.treesum(A)
    S = 55

    行列を作成し、その要素の和を計算します。

    A = [1 3 2; 4 2 5; 6 1 4]
    A = 3×3

     1     3     2
     4     2     5
     6     1     4


    S = hdl.treesum(A,'all')
    S =
    28

    行列を作成し、各列の要素の和を計算します。

    A = [1 3 2; 4 2 5; 6 1 4]
    A = 3×3

     1     3     2
     4     2     5
     6     1     4


    S = hdl.treesum(A)
    S = 1×3

    11     6    11

    行列を作成し、各行の要素の和を計算します。

    A = [1 3 2; 4 2 5; 6 1 4]
    A = 3×3

     1     3     2
     4     2     5
     6     1     4


    S = hdl.treesum(A,2)
    S = 3×1

     6
    11
    11

    入力引数

    すべて折りたたむ

    入力配列。スカラー、ベクトル、または 2 次元の行列として指定します。

    データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fi
    複素数のサポート: あり

    演算の対象の次元。正の整数スカラーとして指定します。値が指定されない場合、既定の設定は、サイズが 1 と等しくない最初の配列の次元です。

    次元 dim は、長さが 1 に縮小した次元を示しています。size(S,dim) は 1 で、その他の次元は同じままです。

    2 次元の入力配列 A について考えます。

    • sum(A,1) は A の列の連続する要素について演算を行い、各列の合計の行ベクトルを返します。

    • sum(A,2) は A の行の連続する要素について演算を行い、各行の合計の列ベクトルを返します。

    データ型: double | single | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64

    出力引数

    すべて折りたたむ

    和配列。スカラー、ベクトル、または行列として返されます。

    S のデータ型は入力 A のデータ型と同じデータ型です。

    拡張機能

    HDL コード生成
    HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

    バージョン履歴

    R2022a で導入

    参考

    |