Real Divide HDL Optimized
CORDIC アルゴリズムを使って実数入力を別の実数入力で除算して最適化された HDL コードを生成
ライブラリ:
Fixed-Point Designer HDL Support /
Math Operations
説明
Real Divide HDL Optimized ブロックは、実数スカラー num を実数スカラー den で y = num/den として除算した結果を出力します。
例
制限
Real Divide HDL Optimized ブロックではデータ型オーバーライドはサポートされていません。
端子
入力
出力
パラメーター
ヒント
ブロック Divide by Constant HDL Optimized、Real Divide HDL Optimized および Complex Divide HDL Optimized はすべて、除算演算を実行して最適化された HDL コードを生成します。
Real Divide HDL Optimized および Complex Divide HDL Optimized は CORDIC アルゴリズムに基づいています。これらのブロックはさまざまな入力を受け入れますが、レイテンシが大きくなります。
Divide by Constant HDL Optimized は、実数入力と定数除数のみを受け入れます。このブロックを使用すると DSP スライスが消費されますが、除算演算の実行時のサイクル数が減り、クロック レートが高くなります。
Real Divide HDL Optimized ブロックと Complex Divide HDL Optimized ブロックの動作は、以下と等価です。
これは、入力[y,dbz] = embblk.divide.cordicDivide(num,den,OutputType,maximumShiftValue)
numおよびdenがそれぞれ実数値または複素数値である場合です。入力データ型が 2 進小数点スケーリングによる固定小数点の場合、関数とブロックはビット単位で正確に一致する結果を生成します。入力データ型が浮動小数点の場合、関数とブロックの間で数値に小さな差が生じることがあります。
アルゴリズム
参照
[1] Volder, Jack E. “The CORDIC Trigonometric Computing Technique.” IRE Transactions on Electronic Computers EC-8, no. 3 (Sept. 1959): 330–334.
[2] Andraka, Ray. “A Survey of CORDIC Algorithm for FPGA Based Computers.” In Proceedings of the 1998 ACM/SIGDA Sixth International Symposium on Field Programmable Gate Arrays, 191–200. https://dl.acm.org/doi/10.1145/275107.275139.
[3] Walther, J.S. “A Unified Algorithm for Elementary Functions.” In Proceedings of the May 18-20, 1971 Spring Joint Computer Conference, 379–386. https://dl.acm.org/doi/10.1145/1478786.1478840.
[4] Schelin, Charles W. “Calculator Function Approximation.” The American Mathematical Monthly, no. 5 (May 1983): 317–325. https://doi.org/10.2307/2975781.




