このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。
シグマデルタ A/D 変換
この例では、シグマデルタ アルゴリズムを実装して、アナログからデジタルへの変換をモデル化する方法を示します。
オーバーサンプリングされたシグマデルタ A/D 変換器は、ノイズシェーピング量子化器として機能します。ノイズ シェーピングの主な目的は、量子化ノイズのスペクトルを再整形し、音声アプリケーションの音声帯域など、関連する周波数帯域からほとんどのノイズを除去することです。主な目標は、ビット数よりサンプル数を優先することです。つまり、サンプル レートを上げてサンプルあたりのビット数を削減します。その結果として増大する量子化ノイズは、ノイズシェーピング量子化器で補正します。この量子化器は、関連する周波数帯域から増大した量子化ノイズを押し出すので、望ましいレベルの信号品質が維持されます。ビット数の減少により、A/D 変換器および D/A 変換器の構造が簡略化されます。
この例には 2 つのモデルが含まれます。これらのモデルでは、アナログ入力はまず、オーバーサンプリングによって構造が簡略化されたアンチエイリアシング プレフィルターによってプリフィルター処理されます。入力信号は、係数 64 でオーバーサンプリングされます。Integrator ブロック、1-Bit Quantizer ブロック、Zero-Order Hold ブロックは、2 レベルのアナログ デジタル コンバーター (ADC) を構成します。次に、Zero-Order Hold ブロックの出力がアナログ入力から減算されます。フィードバック (近似) ループでは、ADC によって生成された量子化ノイズがハイパス フィルター処理され、そのエネルギーは、より高い周波数 (64*fs/2
) へ押し出され、関連する信号帯域から除去されます。
間引き段階では、サンプル レートが再び 8 kHz に減少します。このプロセスでは、間引き段によって、フィードバック ループで発生した高周波数量子化ノイズが除去され、単純なアナログ プレフィルターでは除去されなかった fs/2
(4 KHz) を超える不要な周波数成分が除去されます。
Scope ブロックは、アナログ入力信号、デジタル化された信号の近似値、および 2 つの信号間の誤差を表示します。モデルを開いて実行します。デジタル化された信号がアナログ入力信号に非常に近いことがわかります。
浮動小数点モデル
open_system
コマンドを使用して、モデル dspsdadc.slx を開きます。
固定小数点モデル
open_system
コマンドを使用して、モデル dspsdadc_fixpt.slx を開きます。
間引き設計
この例の 2 つのモデルは、2 つの可能な間引き (デシメーター) 設計ソリューションを示しています。
浮動小数点バージョン モデルでは、3 つのポリフェーズ FIR 間引きのカスケードを使用します。この方法では、次数の低いフィルターを使用することにより、単一の間引きと比べて計算やメモリの要件が低減します。各間引き段階で、サンプリング レートは係数 4 で減少します。フィルターによって導入されたレイテンシは、Transport Delay ブロックで適切な "時間遅延" パラメーターを設定するのに使用されます。フィルターの群遅延のため、3 つの FIR Decimation ブロックではそれぞれサンプル 16 個分のレイテンシが導入されます。実際の値はサンプル 15.5 個ですが、サンプルの数は最も近い整数に丸められています。間引き処理のために 3 つのフィルターで導入される合計のレイテンシは次のようになります。16 (最初のフィルター) + 4*16 (2 番目のフィルター) + 16*16 (3 番目のフィルター) となり、最終的には合計 336 の遅延になります。"時間遅延" パラメーターの分母はモデルの基本レート (512 kHz) です。
固定小数点バージョンでは、5 セクションの CIC 間引きを使用して、同じ係数 64 でサンプリング レートを減少させます。FIR 間引きのような柔軟性はありませんが、CIC 間引きには乗算演算を必要としないという利点があります。CIC 間引きは、加算、減算、遅延のみを使用して実装されます。したがって、演算リソースが限定されているハードウェア実装に適しています。CIC 間引きでは 158 サンプルのレイテンシが導入されます。これは、フィルターの群遅延 (157.5) を最も近い整数に丸めた数です。この値は、Multistage CIC Processing Delay ブロックの "時間遅延" パラメーターで使用されます。
参照
[1] Orfanidis, S. J. Introduction To Signal Processing, Prentice Hall, 1996.
参考
Signal Generator (Simulink) | Analog Filter Design | FIR Decimation | CIC Decimation | Integrator (Simulink) | Sign (Simulink) | Zero-Order Hold (Simulink) | Transport Delay (Simulink) | Scope (Simulink)