HDL コード生成
FPGA または ASIC で DSP 設計を実装するには、HDL Coder™ を使用して Simulink または MATLAB からコードを生成します。このツールは、合成可能で移植可能な VHDL® と Verilog® のコードを生成し、生成されたコードのシミュレーションやテスト、検証をすばやく行うための VHDL と Verilog のテスト ベンチも生成します。
DSP System Toolbox™ およびDSP HDL Toolboxでサポートされているブロックには、フィルター、数学演算および信号処理のほか、FFT (DSP HDL Toolbox)、Discrete FIR Filter (DSP HDL Toolbox)、NCO (DSP HDL Toolbox) の各ブロックなど、リソースの使用とパフォーマンスについて最適化されたアルゴリズムが含まれています。DSP HDL Toolbox™ は、ハードウェアに適したアーキテクチャを実装するブロックと System object を提供します。DSP HDL Toolbox のブロックと System object には、スーパー サンプル レートとも呼ばれるギガサンプル/秒 (GSPS) を実現する高スループット ストリーミング インターフェイス、ハードウェア制御信号に加え、アルゴリズムのさまざまなハードウェア実装を選択するオプションもあります。
HDL Coder を使用して DSP System Toolbox のブロックから HDL コードを生成する方法の例については、FPGA 用マルチチャネル FIR フィルターを参照してください。DSP HDL Toolbox の概要については、Implement FFT Algorithm for FPGA (DSP HDL Toolbox)を参照してください。System object™ から HDL コードを生成するには、Generate HDL Code for IIR Filter (DSP HDL Toolbox)を参照してください。
Simulink または MATLAB で設計をデバッグするには、ロジック アナライザーの波形ビューアーを使用します。
Simulink 可視化ツール
| ロジック アナライザー | 時間の経過に沿った遷移と状態の可視化、測定および解析 |
トピック
- HDL コード生成をサポートするブロックの検索
Simulink ライブラリ ブラウザーおよびドキュメンテーション内で、HDL コード生成をサポートするブロックを検索。
- High-Throughput HDL Algorithms (DSP HDL Toolbox)
Choose a block that supports frame-based processing for HDL code generation.
- HDL Filter Architectures
HDL code generation parameters to control speed and area tradeoffs in filter architectures.
- Subsystem Optimizations for Filters
Select resource sharing and pipeline optimization options.
- Visualize Multiple Signals Using Logic Analyzer
Visualize multiple signals of a programmable FIR filter by using the Logic Analyzer app.
- Generate HDL Code for IIR Filter (DSP HDL Toolbox)
Design and generate HDL code for a DC blocking filter in MATLAB.
関連情報
注目の例
FPGA 用マルチチャネル FIR フィルター
この例では、ハードウェア用の複数の入力データ ストリームをもつ離散 FIR フィルターを実装する方法を示します。
最適化された固定小数点 FIR フィルター
この例では、固定小数点 FIR フィルターを最適化する方法を示します。最適化には、阻止帯域の減衰や、特定仕様を満たすために必要なビット数など、フィルター応答の特性が含まれます。この機能は、特定の語長の設定可能な係数をいくつかもつハードウェアの作業を行うユーザーや、研究対象に大規模な設計スペースがある ASIC や FPGA などのケースで特に有益です。ハードウェア設計者は、通常係数とビットのトレードオフを検討して、各種の ASIC または FPGA を最適化することができます。
プログラミング可能な FPGA 用 FIR フィルター
この例では、プログラミング可能なハードウェア用 FIR フィルターの実装方法を示します。メモリ形式のインターフェイスを使用して係数を内部レジスタに読み込むことで、必要とされる応答に対してフィルターをプログラムすることができます。
Implement FFT Algorithm for FPGA
Implement two hardware-optimized FFT architectures in Simulink.
FPGA 用のデジタル ダウン コンバーターの実装
この例では、LTE などの無線通信用途のためにデジタル ダウン コンバーター (DDC) を設計して、HDL コードを生成する方法を示します。
Implement Digital Upconverter for FPGA
Design a digital upconverter (DUC) for radio communication applications such as LTE, and generate HDL code.
