Main Content

HDL コード生成

MATLAB® および Simulink® からの HDL コードの生成

FPGA または ASIC で DSP 設計を実装するには、HDL Coder™ または Filter Design HDL Coder™ を使用します。どちらの製品も、合成可能で移植可能な VHDL® や Verilog® のコードを生成し、生成されたコードのシミュレーションやテスト、検証をすばやく行うための VHDL や Verilog のテスト ベンチも生成します。

  • HDL Coder — Simulink や MATLAB の設計からコードを生成します。DSP System Toolbox™ と DSP HDL Toolbox でサポートされているブロックには、フィルター、数学演算、信号処理のほか、FFT (DSP HDL Toolbox)Discrete FIR Filter (DSP HDL Toolbox)NCO (DSP HDL Toolbox) の各ブロックなど、リソースの使用とパフォーマンスについて最適化されたアルゴリズムが含まれています。HDL Coder を使用して HDL コードを生成する方法の基本的な例については、プログラミング可能な FPGA 用 FIR フィルターを参照してください。DSP HDL Toolbox™ の概要については、Implement FFT Algorithm for FPGA (DSP HDL Toolbox)を参照してください。

  • Filter Design HDL Coder — MATLAB のフィルター設計からコードを生成します。コードおよびテスト ベンチの生成機能には、[HDL を生成] ユーザー インターフェイスまたはコマンド ライン オプションを使用してアクセスできます。これらの機能はフィルター デザイナー アプリにも統合されています。Filter Design HDL Coder を使用して HDL コードを生成する方法の例については、HDL Butterworth Filter (Filter Design HDL Coder)を参照してください。

Simulink または MATLAB で設計をデバッグするには、ロジック アナライザーの波形ビューアーを使用します。

Simulink 可視化ツール

ロジック アナライザー時間の経過に沿った遷移と状態の可視化、測定および解析

トピック

関連情報