Main Content

このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。

位相同期回路

位相同期回路は、電圧制御発振器と位相比較器の組み合わせをフィードバック システムとして使用して発振器周波数または位相を調整し、適用後の周波数変調信号または位相変調信号を追跡します。

Voltage-Controlled Oscillator ブロック

電圧制御発振器は位相同期回路の一部分です。Continuous-Time VCO ブロックと Discrete-Time VCO ブロックは、電圧制御発振器を実装します。これらのブロックは、それぞれ連続時間および離散時間の出力信号を生成します。各ブロックの出力信号は正弦波で、入力信号の振幅の変化に応じてその周波数が変わります。

PLL シミュレーションの概要

位相同期回路 (PLL) は、他のコンポーネントと合わせて使用すると、受信機の同期に役立ちます。PLL は、受信信号の位相と一致するようにローカル信号の位相を調整する自動制御システムです。PLL 設計は、狭帯域の信号に最も効果的です。

単純な PLL は、位相検出器、ループ フィルター、および電圧制御発振器 (VCO) で構成されます。たとえば、次の図は、アナログ パスバンド PLL に対するこれらのコンポーネントの配置を示しています。この場合、位相検出器は乗数にすぎません。信号 e(t) は、誤差信号と呼ばれることがあります。

次の表は、サポートされる PLL のタイプと、それらを実装するブロックを示しています。

コンポーネント ライブラリのサポートされる PLL

PLL のタイプブロック
アナログ パスバンド PLL Phase-Locked Loop
アナログ ベースバンド PLL Baseband PLL
線形化アナログ ベースバンド PLL Linearized Baseband PLL
チャージ ポンプを使用するデジタル PLL Charge Pump PLL

異なる PLL は異なる位相検出器、フィルター、および VCO 特性を使用します。これらの属性の一部は、この製品の PLL ブロックに組み込まれていますが、ブロック マスクで設定するパラメーターに依存するものもあります。

  • ブロック マスクで [Lowpass filter numerator] パラメーターと [Lowpass filter denominator] パラメーターを使用して、フィルターの伝達関数を指定します。これらの各パラメーターは、それぞれの多項式の係数を、変数 s の指数で降順に並べたベクトルです。フィルターを設計するには、Signal Processing Toolbox の butter、cheby1、cheby2 などの関数を使用できます。

  • VCO の主要な特性をブロック マスクで指定します。4 つすべての PLL ブロックは、[VCO input sensitivity] パラメーターを使用します。一部のブロックは [VCO quiescent frequency]、[VCO initial phase]、および [VCO output amplitude] パラメーターも使用します。

  • 各 PLL ブロックの位相検出器は、ブロック マスクからは変更できない機能です。

アナログ ベースバンド PLL の実装

位相同期回路のパスバンド モデルとは異なり、ベースバンド モデルは搬送波周波数には依存しません。これにより、シミュレーションで低いサンプリング レートを使用できます。次の 2 つのブロックでアナログ ベースバンド PLL が実装されます。

線形化モデルと非線形化モデルでは、線形化モデルで次の近似値を使用するという点が異なります。

これは計算を単純化するためです。この近似値は、Δθ(t) がゼロに近い場合は、近くなります。したがって、入力信号と VCO 出力信号を直接使用する代わりに、線形化 PLL モデルでは "位相" のみを使用します。

デジタル PLL の実装

チャージ ポンプ PLL は、古典的デジタル PLL です。上述のアナログ PLL とは異なり、チャージ ポンプ PLL ではデジタル位相検出器または位相/周波数検出器としても知られる順序ロジック位相検出器を使用します。

同期の参考文献

[1] Gardner, F.M., “Charge-pump Phase-lock Loops,” IEEE Trans. on Communications, Vol. 28, November 1980, pp. 1849–1858.

[2] Gardner, F.M., “Phase Accuracy of Charge Pump PLLs,” IEEE Trans. on Communications, Vol. 30, October 1982, pp. 2362–2363.

[3] Gupta, S.C., “Phase Locked Loops,” Proceedings of the IEEE, Vol. 63, February 1975, pp. 291–306.

[4] Lindsay, W.C. and C.M. Chie, “A Survey on Digital Phase-Locked Loops,” Proceedings of the IEEE, Vol. 69, April 1981, pp. 410–431.

[5] Mengali, Umberto, and Aldo N. D'Andrea, Synchronization Techniques for Digital Receivers, New York, Plenum Press, 1997.

[6] Meyr, Heinrich, and Gerd Ascheid, Synchronization in Digital Communications, Vol. 1, New York, John Wiley & Sons, 1990.

[7] Moeneclaey, Marc, and Geert de Jonghe, “ML-Oriented NDA Carrier Synchronization for General Rotationally Symmetric Signal Constellations,” IEEE Transactions on Communications, Vol. 42, No. 8, Aug. 1994, pp. 2531–2533.

[8] Rice, Michael. Digital Communications: A Discrete-Time Approach. Upper Saddle River, NJ: Prentice Hall, 2009.