Simulink Design Verifier は、形式的手法を用いて、モデルの潜在的な設計エラーを特定します。また、整数オーバーフロー、デッドロジック、配列アクセス違反、ゼロ除算など、ランタイムエラーや望ましくない動作を引き起こすモデルの演算を検出します。複雑なモデルでもすばやく結果を得られるよう、解析を複数の CPU コアに分散して実行します。
Simulink Design Verifier は形式的検証により、設計が機能要件を満たし、安全要件に違反していないことを証明します。また、形式的解析では、要件の整合性と完全性も検証します。設計エラーや要件違反ごとに、デバッグ用のシミュレーション テストケースを生成します。
Simulink Design Verifier を使用すると、モデルとコードのカバレッジを達成するためのテストベクトルを自動生成できます。これらのテストベクトルにより、モデルで判定、条件、改良条件判定 (MC/DC) の各カバレッジメトリクスを達成します。
IEC Certification Kit (IEC 61508 および ISO 26262 用) と DO Qualification Kit (DO-178 および DO-254 用) により、業界標準にも対応しています。
ランタイムエラーおよび診断エラーの検出
シミュレーションを実行する前に、整数オーバーフロー、ゼロ除算、配列の範囲外アクセスのエラー、非正規値などの浮動小数点エラー、データ有効性エラーといった、潜在的なランタイムエラーやモデル化の問題を検出できます。欠陥チェッカーを使用すると、対象を絞ったエラーチェックを対話的にすばやく実行できます。
ドキュメンテーション | 例
デッドロジックの検出
シミュレーション中や生成されたコードの実行中に有効化できないモデルロジックを検出します。そのようなロジックはテストできず、多くの場合は論理エラーを示します。解析結果を確認して可能性の高い根本原因を追跡し、実装前にこのデッドロジックを取り除きます。
ドキュメンテーション | 例
未達テストカバレッジの解析
テストベクトルを自動生成し、手動で作成した既存のテストケースを拡張します。拡張テストケースを使用して、不完全なモデルカバレッジや、Simulink ブロックおよび Stateflow チャートから呼び出される C/C++ コードの不完全なカバレッジに対処します。
ドキュメンテーション | 例
形式的安全要件の検証
MATLAB、Simulink、Stateflow で形式的に定義した安全要件に従って、設計が動作することを検証します。
ドキュメンテーション | 例
back-to-back テストの実行
モデル シミュレーションの結果を、生成されたコードに基づく SIL または PIL シミュレーションの結果と比較して、展開前に等価性の検証や不一致の検出を行います。
ドキュメンテーション | 例
コードカバレッジ テストの生成
テストベクトルを生成して、生成された C/C++ コードを実行します。その後、カバレッジ結果を確認し、モデルカバレッジだけでは見つからない可能性のある不足箇所を特定します。
ドキュメンテーション | 例
製品リソース:
「モデルベースデザインのおかげで、要件を迅速に解析し、過去の製品の設計を再利用し、手作業によるコーディングエラーを排除できたことにより、開発期間が削減され、顧客のニーズに合わせてスケジュールを短縮できるようになりました。」
Simulink Design Verifier に関するよくある質問 (FAQ)
Simulink Design Verifier は、形式的手法を用いてモデルの潜在的な設計エラーを特定するとともに、設計が機能要件を満たしていることを検証し、モデルカバレッジやカスタム オブジェクティブに対応したテストケースを生成します。
整数オーバーフロー、デッドロジック、配列アクセス違反、ゼロ除算、非正規値、浮動小数点エラー、データ有効性エラーを引き起こすモデル要素を検出します。
デッドロジックとは、シミュレーションや生成されたコードの実行中に有効化できない、モデル内のロジックです。このロジックは決して実行できないため、テストもできず、設計エラーまたは実装エラーを示している場合があります。Simulink Design Verifier は形式的解析を用いてこうした非アクティブなロジックを特定し、開発の早い段階で潜在的な問題を検出できるよう支援します。
条件、判定、改良条件判定 (MCDC)、カスタムの各カバレッジ オブジェクティブを満たすテストケースを自動生成します。また、システム要件のモデルから要件ベースのテストケースを生成できます。
はい。MATLAB、Simulink、Stateflow で形式的に定義した安全要件に従って、設計が動作することを検証できます。また、設計エラーや要件違反ごとに、デバッグ用のシミュレーション テストケースを生成します。
はい。業界標準のサポートは、IEC Certification Kit (ISO 26262 および IEC 61508 用) および DO Qualification Kit (DO-178 および DO-254 用) により対応しています。
未達テストカバレッジを解析し、手動で作成した既存のテストケースを拡張して、不完全なモデルカバレッジと、Simulink ブロックや Stateflow チャートから呼び出される生成済み C/C++ コードの不完全なカバレッジに対処します。
はい。設計の実装を開始する前に、Requirements Table ブロックを使用して、モデル化された要件の整合性と完全性をチェックできます。
Simulink Design Verifier の無料評価版を試す
今すぐ、その可能性を体験しましょう。
購入する
製品価格に関する情報と関連製品はこちら
あなたは学生ですか?
ご所属の学校にはすでに Campus-Wide License が導入されていて、MATLAB、Simulink、その他のアドオン製品を利用できる可能性があります。
