Enumerated Constant

列挙型の定数値の生成

• 

×

ライブラリ:
Simulink / Sources
HDL Coder / Sources

説明

Enumerated Constant ブロックは、列挙値のスカラー、配列、または行列を出力します。Constant ブロックを使用して列挙値を出力できますが、[出力の最小値] および [出力の最大値] などの列挙型に適用されないブロック パラメーターを提供します。定数列挙値だけを出力するブロックが必要な場合は、Constant ではなく Enumerated Constant を使用してください。詳細については、Simulink 列挙型を参照してください。

例

列挙型信号を使用したアルゴリズムの実行の制御

この例は、列挙データ型の信号を使用して、ブロック アルゴリズムの実行を制御する方法を示します。

スクリプトを開く

Simulink のデータ型

この例では、Simulink® でのデータ型の使用方法を示します。この例で使用されるモデルは、振幅 150 の倍精度正弦波をさまざまなデータ型に変換し、変換された信号を 2 つのスコープに表示します。

モデルを開く

シミュレーションおよびコード実行時のパラメーター値セットの切り替え

独立した値のセットを構造体配列に格納して、同じブロック パラメーターのこのセットを切り替えます。

モデルを開く

端子

出力

Port_1 — 列挙型の定数値

スカラー | ベクトル | 行列

列挙型の定数値。スカラー、ベクトルまたは行列として指定します。

データ型: enumerated

パラメーター

出力データ型 — 出力データ型

Enum: SlDemoSign (既定値) | Enum:<ClassName>

ブロックが 1 つ以上の値を出力するために使用する列挙型を指定します。初期値の Enum:SlDemoSign は、新しくコピーされたブロックがエラーを発生させるのを防止するダミー列挙型です。目的の列挙型を指定するには、ドロップダウン リストから選択するか、[出力データ型] フィールドに「Enum: ClassName」と入力します (ClassName は型を定義する MATLAB^® クラスの名前です)。

プログラムでの使用

ブロック パラメーター: OutDataTypeStr

型: 文字ベクトル

値: 'Enum:<ClassName>'

既定の設定: 'Enum: SlDemoSign'

モード — 指定するデータのカテゴリ

列挙型 (既定値)

指定するデータのカテゴリを選択します。

列挙型

列挙データ型。列挙型 を選択すると、右側から 2 番目のメニュー/テキスト ボックスが有効になります。そこにクラス名を入力することができます。

値 — 列挙値

SlDemoSign.Positive (既定値) | Enum:<ClassName.Value>

ブロックが出力する値を指定します。ブロックの出力は、[値] パラメーターと同じ次元と要素をもちます。初期値の [SlDemoSign.Positive] は、新しくコピーされたブロックがエラーを発生させるのを防止するダミー列挙値です。

目的の列挙値を指定するには、ドロップダウン リストから選択するか、目的の結果として評価される MATLAB 式 (調整可能なパラメーターを使用する式を含む) を入力します。指定するすべての値は、[出力データ型] で指定した型でなければなりません。列挙型の各値を含む配列を指定するには、関数 enumeration を使用します。

プログラムでの使用

ブロック パラメーター: Value

型: 文字ベクトル

値: 'Enum:<ClassName.Value>'

既定の設定: 'SlDemoSign.Positive'

サンプル時間 — サンプル時間

inf (既定値) | スカラー | ベクトル

シミュレーション中に (たとえば、[値] パラメーターの調整結果として) ブロックの出力が変化する時間間隔を指定します。inf の既定値はブロックの出力が変化しないことを示します。サンプル時間 inf は、ブロックの出力を再計算する必要性をなくすことによって、シミュレーションとコードの生成を高速化します。詳細については、サンプル時間の指定を参照してください。

プログラムでの使用

ブロック パラメーター: SampleTime

型: 文字ベクトル

値: スカラー | ベクトル

既定の設定: 'inf'

ブロックの特性

データ型	enumerated
直達	いいえ
多次元信号	はい
可変サイズの信号	いいえ
ゼロクロッシング検出	いいえ

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーション オプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロック プロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。

PLC コード生成
Simulink® PLC Coder™ を使用して構造化テキスト コードを生成します。

バージョン履歴

R2009b で導入

参考

Constant | enumeration

トピック

• Simulink モデルでの列挙型データの使用
• Simulink 列挙型
• 列挙型のコードの生成
• サンプル時間の指定