このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

setCaptureConditionComparisonOperator

キャプチャ条件内の個々の信号値を比較する演算子を構成する

R2022a 以降

ページ内をすべて折りたたむ

構文

setCaptureConditionComparisonOperator(DC,name,operator)

説明

setCaptureConditionComparisonOperator(DC,name,operator) は、キャプチャ条件内の個々の信号値を比較する比較演算子 operator を構成します。DC はカスタマイズされたデータ キャプチャ オブジェクトです。name は、キャプチャ コンポーネント信号の名前です。

例

例

すべて折りたたむ

この例では、トリガーとデータ キャプチャの両方に対して 2 つの信号を定義するカスタマイズされたデータ キャプチャ オブジェクト DC を使用します。信号 A は 1 ビットで、信号 B は 8 ビットです。

キャプチャ条件ロジックを有効にします。

DC.EnableCaptureCtrl = true;

キャプチャ条件ロジックを有効にするには、FPGA Data Capture Component Generator ツールを使用してデータ キャプチャ IP コアを生成するときに Include capture condition logic パラメータを選択する必要があります。

FPGA が信号 A で高い値を検出し、同時に信号 B が 7 より大きい場合にデータをキャプチャするキャプチャ条件を設定します。

setCaptureCondition(DC,'A',true,'High');
setCaptureCondition(DC,'B',true,7);
setCaptureConditionComparisonOperator(DC,'B','>');

入力引数

すべて折りたたむ

hdlverifier.FPGADataReader System object として指定されたカスタマイズされたデータ キャプチャ オブジェクト。

キャプチャ コンポーネント信号の名前。文字ベクトルとして指定されます。この名前は、入力 System object DC の作成時に構成された信号名のいずれかと一致する必要があります。信号は可能なトリガー信号として設定する必要があります。

キャプチャ条件内で信号を比較する演算子。==、!=、<、>、<=、または >= のいずれかの演算子として指定されます。

キャプチャ条件は、1 つ以上の信号の値の比較で構成されます。マルチビット信号の場合は、== (デフォルト)、!=、<、>、<=、または >= のいずれかの演算子を指定します。X または x (関数が無視するビットを示す) を含むキャプチャ条件の場合は、== または != 演算子のいずれかを指定します。論理信号の場合は、== または != 演算子のいずれかを指定します。キャプチャ条件の詳細については、捕獲条件 を参照してください。

バージョン履歴

R2022a で導入

参考

オブジェクト

ツール