Main Content

このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

setCaptureConditionCombinationOperator

個々の信号値の比較を全体的なキャプチャ条件に組み合わせる演算子を構成する

R2022a 以降

ページ内をすべて折りたたむ

構文

setCaptureConditionCombinationOperator(DC,operator)

説明

例

setCaptureConditionCombinationOperator(DC,operator) は、個々の信号の比較を全体的なキャプチャ条件に結合する論理演算子 operator を構成します。DC はカスタマイズされたデータ キャプチャ オブジェクトです。

例

すべて折りたたむ

この例では、トリガーとデータ キャプチャの両方に対して 2 つの信号を定義するカスタマイズされたデータ キャプチャ オブジェクト DC を使用します。信号 A は 1 ビットで、信号 B は 8 ビットです。

キャプチャ条件ロジックを有効にします。

DC.EnableCaptureCtrl = true;

キャプチャ条件ロジックを有効にするには、FPGA Data Capture Component Generator ツールを使用してデータ キャプチャ IP コアを生成するときに Include capture condition logic パラメータを選択する必要があります。

FPGA が信号 A で高い値を検出し、同時に信号 B が 17 に等しい場合にデータをキャプチャするキャプチャ条件を設定します。

setCaptureCondition(DC,'A',true,'High');
setCaptureCondition(DC,'B',true,uint8(17));

AND 演算子を使用して、信号 A と B の比較を全体的なキャプチャ条件に結合します。

setCaptureConditionCombinationOperator(DC,'AND');

入力引数

すべて折りたたむ

hdlverifier.FPGADataReader System object として指定されたカスタマイズされたデータ キャプチャ オブジェクト。

個々の信号の比較をキャプチャ条件に結合する論理演算子。'AND' または 'OR' として指定されます。キャプチャ条件は、1 つ以上の信号の値の比較で構成されます。値の比較を組み合わせるには、1 種類の論理演算子のみを使用できます。たとえば、A、B、C の 3 つの信号がキャプチャ条件を構成しているとします。次のオプションがあります。

  • A == 10 AND B == 'Falling edge' AND C == 0
  • A == 10 OR B == 'Falling edge' OR C == 0

組み合わせ演算子を混在させることはできません。キャプチャ条件の詳細については、捕獲条件 を参照してください。

バージョン履歴

R2022a で導入

参考

オブジェクト

ツール