このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

setCaptureCondition

各信号値の比較を設定する

R2022a 以降

ページ内をすべて折りたたむ

構文

setCaptureCondition(DC,name,enable,value)

説明

setCaptureCondition(DC,name,enable,value) は、信号 name のキャプチャ値の比較を構成します。DC はカスタマイズされたデータ キャプチャ オブジェクトです。enable 引数は、この信号が全体的なキャプチャ条件の一部であるかどうかを示します。

例

例

すべて折りたたむ

この例では、トリガーとデータ キャプチャの両方に対して 2 つの信号を定義するカスタマイズされたデータ キャプチャ オブジェクト DC を使用します。信号 A は 1 ビットで、信号 B は 8 ビットです。

キャプチャ条件ロジックを有効にします。

DC.EnableCaptureCtrl = true;

キャプチャ条件ロジックを有効にするには、FPGA Data Capture Component Generator ツールを使用してデータ キャプチャ IP コアを生成するときに Include capture condition logic パラメータを選択する必要があります。

FPGA が信号 A で高い値を検出し、信号 B で値 17 を検出したときにデータをキャプチャするキャプチャ条件を設定します。

setCaptureCondition(DC,'A',true,'High');
setCaptureCondition(DC,'B',true,uint8(17));

入力引数

すべて折りたたむ

hdlverifier.FPGADataReader System object として指定されたカスタマイズされたデータ キャプチャ オブジェクト。

キャプチャ コンポーネント信号の名前。文字ベクトルとして指定されます。

この名前は、入力 System object DC の作成時に構成された信号名のいずれかと一致する必要があります。信号は可能なトリガー信号として設定する必要があります。

データ型: char

信号がキャプチャ条件の一部であることを示す表示。true または false として指定されます。この信号を全体的なキャプチャ条件で使用するには、この値を true に設定します。この値を false に設定すると、信号は全体的なキャプチャ条件には使用されません。

キャプチャ条件の一部として信号を比較する値。次のいずれかとして指定します。

  • 10 進数、2 進数、または 16 進数の値 - マルチビット信号の場合は、信号に関連付けられたデータ型の範囲内の値を指定します。2 進数または 16 進数の値を指定する場合、X または x を使用して、値の比較中に関数が無視する信号を示すことができます。

    読みやすくするためにビットのグループを区切るには、ビット間に _ を使用します。たとえば、32 ビットのバイナリ値は '0b1010_XXXX_1011_XXXX_1110_XXXX_1111XXXX' として表すことができ、32 ビットの 16 進値は '0xAB_CDEXFX' として表すことができます。

  • 'Low'、'High'、'Rising edge'、'Falling edge'、または 'Both edges' — 論理信号の場合、一致するレベルまたはエッジを示す文字列を指定します。詳細については、捕獲条件を参照してください。

バージョン履歴

R2022a で導入

参考

オブジェクト

ツール