メインコンテンツ

IP コア生成用のモデルの準備

IP コアの生成用にモデルまたは MATLAB® 関数を準備する

IP コアの生成用にモデルまたは MATLAB 関数を準備します。入力は、Simulink® モデルまたは MATLAB 関数、および選択したハードウェア プラットフォームです。出力は、スタンドアロン FPGA の展開専用に設計された分割モデル、SoC デバイスに搭載されている FPGA、または Simulink Real-Time™ ターゲット マシン上の FPGA I/O ボードです。

ワークフローの詳細については、FPGA および SoC ハードウェアをターゲットにする方法の概要を参照してください。

Prepare Model for Deployment Workflow

トピック

注目の例