Main Content

add

fimath オブジェクトを使用した 2 つの fi オブジェクトの加算

説明

c = add(F,a,b) は、fimath オブジェクト F を使用し、fi オブジェクト a および b を加算します。abfimath オブジェクトをオーバーライドする場合や、ab に関連付けられる fimath プロパティが異なる場合に役に立ちます。fi オブジェクト c の出力にはローカル fimath がありません。

すべて折りたたむ

この例では、ca および b の 32 ビット合計で、小数部の長さが 16 です。

a = fi(pi);
b = fi(exp(1));
F = fimath('SumMode','SpecifyPrecision',...
  'SumWordLength',32,'SumFractionLength',16);
c = add(F,a,b)
c = 

    5.8599

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 32
        FractionLength: 16

入力引数

すべて折りたたむ

加算に使用する fimath オブジェクト。

オペランド。スカラー、ベクトル、行列または多次元配列として指定します。

a および b は、いずれも fi オブジェクトでなければならず、いずれかがスカラーでない場合は、同じ次元にする必要があります。ab のいずれかがスカラーの場合、c はスカラーでない方のオブジェクトの次元になります。

データ型: fi
複素数のサポート: あり

アルゴリズム

c = add(F,a,b)
は、以下と似ています。
a.fimath = F;
b.fimath = F;
c = a + b

しかし同一ではありません。add を使用すると、abfimath プロパティは変更されません。また、出力 fi オブジェクト c にはローカル fimath がありません。構文 c = a + b を使用する場合 (ab は独自の fimath オブジェクトをもちます)、出力の fi オブジェクト c は、入力の ab と同じ fimath オブジェクトに割り当てられます。

拡張機能

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

バージョン履歴

R2006a より前に導入