制御フロー解析でモデルのデバッグ・リファクタリングを大きく改善

概要

大規模・複雑化したモデルのデバッグやリファクタリングには非常に多くの労力を要してしまいます。このような制御フローに関する課題を解決するには、ツールの活用が有効な手段になります。

①モデルを解析するうえで、特定の端子、信号およびブロックの動作に必要な経路だけを強調表示すると、制御の流れが理解しやすくなります。

②また、必要な経路のみを別モデルに切り離すと、その経路のみを独立して実行することができるので動作確認を行いやすくなります。

Simulink Design Verifier に含まれるモデルスライサーは、これらのことを実現可能として、大規模・複雑化したモデルの解析に役立ちます。

本Webセミナーでは、モデルの予期せぬ動作について、モデルスライサーを使用した解決策をデモンストレーションを交えてご紹介いたします。

モデルのデバッグやリファクタリングでお困りの方、モデルの解析ソリューションをお探しの方は、是非一度ご覧ください。

ハイライト

• モデルデバッグ・リファクタリングの課題
• モデルデバッグ・リファクタリングの解決策
• モデルスライサーの自動化

メモ: Simulink Verification および Validation は Simulink Check、Simulink Coverage、および Requirements Toolbox に R2017b より移行しました。