DSP HDL Toolbox には、無線、レーダー、オーディオ、センサー処理などの信号処理アプリケーションを開発するための、検証済みのハードウェア対応 Simulink ブロックおよび MATLAB アルゴリズムが用意されています。このツールボックスには、複雑なサブシステムの開発を実際に行えるリファレンス アプリケーションが含まれています。
DSP アルゴリズムのハードウェア アーキテクチャをモデル化、探索、シミュレーションし、逐次および並列処理のサポートによりリソース使用量、電力、GSPS スループットにおけるトレードオフを評価できます。新しい対話型 DSP HDL IP デザイナーアプリにより、入力スティミュラスのカスタマイズ、および DSP アルゴリズムのポートとプロパティの直接の構成が可能になります。VHDL® や Verilog® (HDL Coder を使用) ならびに SystemVerilog DPI 検証コンポーネント (HDL Verifier を使用) のアルゴリズムから、可読性に優れ、論理合成可能なコードを生成できます。
高スループット アルゴリズム
入力データの並列処理を変更し、サポートされているアーキテクチャを指定するだけで、ギガサンプル毎秒 (GSPS) レートでのスループット オプションを検討することができます。
ドキュメンテーション | 例
設計トレードオフの探索
組み込みのブロックパラメーターを使用した各種の構成可能なアーキテクチャの選択について、電力、スループット、リソース使用量などの設計トレードオフに関する逐次および並列オプションを検討します。
ドキュメンテーション | 例
FPGA、ASIC、SoC 上での DSP アルゴリズムのプロトタイピング
ハードウェアで実証済みのブロックを HDL Coder と併用することで、どの FPGA プラットフォームでもプロトタイピングが可能なアプリケーションの開発を高速化できます。
ドキュメンテーション | 例
コシミュレーションによる HDL 設計の検証
HDL Verifier を使用して、MATLAB または Simulink のテスト環境に接続したサポート対象の EDA シミュレーターや FPGA 開発キットで、生成した HDL の動作を検証します。
ドキュメンテーション | 例
