DSP HDL Toolbox™ には、無線、レーダー、オーディオ、センサー処理などの信号処理アプリケーションを開発するための、検証済みのハードウェア対応 Simulink® ブロックおよびサブシステムが用意されています。本製品には、MATLAB® および Simulink とのインターフェイス用のテンプレートや参照例も含まれています。
このツールボックスを使用すると、DSP アルゴリズムのハードウェア アーキテクチャのオプションをモデル化、探索、シミュレーションできます。IP ブロックを使用して逐次および並列処理向けに実装することで、リソース使用量、電力、ギガサンプル毎秒 (GSPS) スループット性能の間の設計空間探索を可能にします。
ツールボックスに用意されているアルゴリズムによって、可読性のある、論理合成が可能な VHDL® および Verilog® コードを生成できます (HDL Coder™ を使用)。また、これらのアルゴリズムを使用する設計から、SystemVerilog DPI 検証コンポーネントを生成することもできます (HDL Verifier™ を使用)。
高スループット アルゴリズム
入力データの並列処理を変更し、サポートされているアーキテクチャを指定するだけで、ギガサンプル毎秒 (GSPS) レートでのスループット オプションを検討することができます。
ドキュメンテーション | 例
設計トレードオフの探索
組み込みのブロックパラメーターを使用した各種の構成可能なアーキテクチャの選択について、電力、スループット、リソース使用量などの設計トレードオフに関する逐次および並列オプションを検討します。
ドキュメンテーション | 例
FPGA、ASIC、SoC 上での DSP アルゴリズムのプロトタイピング
ハードウェアで実証済みのブロックを HDL Coder と併用することで、どの FPGA プラットフォームでもプロトタイピングが可能なアプリケーションの開発を高速化できます。
ドキュメンテーション | 例
コシミュレーションによる HDL 設計の検証
HDL Verifier を使用して、MATLAB または Simulink のテスト環境に接続したサポート対象の EDA シミュレーターや FPGA 開発キットで、生成した HDL の動作を検証します。
ドキュメンテーション | 例