DSP HDL Toolbox

新製品

DSP HDL ブロック

ハードウェアで検証済みの最適化された幅広いライブラリブロックから選択して、ハードウェアに DSP フィルターおよび変換を実装します。

高スループット アルゴリズム

入力データの並列処理を変更し、サポートされているアーキテクチャを指定するだけで、ギガサンプル毎秒 (GSPS) レートでのスループット オプションを検討することができます。

設計トレードオフの探索

組み込みのブロックパラメーターを使用した各種の構成可能なアーキテクチャの選択について、電力、スループット、リソース使用量などの設計トレードオフに関する逐次および並列オプションを検討します。

リファレンス アプリケーション

レーダー、無線、その他高速処理を必要とする実際のアプリケーションを、FPGA と SoC でモデル化、シミュレーション、展開します。

FPGA、ASIC、SoC 上での DSP アルゴリズムのプロトタイピング

ハードウェアで実証済みのブロックを HDL Coder と併用することで、どの FPGA プラットフォームでもプロトタイピングが可能なアプリケーションの開発を高速化できます。

コシミュレーションによる HDL 設計の検証

HDL Verifier を使用して、MATLAB または Simulink のテスト環境に接続したサポート対象の EDA シミュレーターや FPGA 開発キットで、生成した HDL の動作を検証します。