Deep Learning HDL Toolbox

プログラム可能なディープラーニング プロセッサのブロック線図。

FPGA ベースのディープラーニング プロセッサの使用

このツールボックスには、スケジューリング ロジックによって制御される汎用的なディープラーニング層を備えたディープラーニング プロセッサが含まれています。このプロセッサは、Deep Learning Toolbox を使用して FPGA ベースのネットワークの推論を実行します。

ドキュメンテーション | 例

境界ボックスによる白いトラックの検出。

ネットワークのコンパイルおよび展開

ディープラーニング ネットワークを、ディープラーニング プロセッサで実行できるよう命令セットにコンパイルします。ネットワークを FPGA に展開し、デバイス上での実際の性能メトリクスをキャプチャしながら予測を実行します。

ドキュメンテーション | 例

事前構築済みのビットストリームを使用して始める

利用可能な事前構築済みのビットストリームを使用して、LSTM (長・短期記憶) ネットワークをすばやくプロトタイピングします。ビットストリームの構成をカスタマイズして、リソース使用要件を満たします。

ドキュメンテーション | 例

FPGA 開発ボードに接続された Xilinx ビットストリームを使用したコードの抜粋。

ネットワークの FPGA への展開

Deep Learning Toolbox を使用して、RNN および CNN ネットワークの開発やネットワークのインポートを行います。その後、deploy コマンドを使用して FPGA をプログラムし、AMD または Intel FPGA に展開します。

ドキュメンテーション | 例

While ループの MATLAB コードによる predict の呼び出し。

MATLAB アプリケーションによる FPGA ベースの推論の実行

テストベンチ、前処理および後処理のアルゴリズム、FPGA ベースのディープラーニング推論を含む完全なアプリケーションを MATLAB で実行します。MATLAB の単一コマンドである predict コマンドは、FPGA 上で推論を実行し、結果を MATLAB のワークスペースに返します。

ドキュメンテーション | 例

FPGA 推論のプロファイリングおよびネットワーク設計の調整

FPGA 上で予測を実行して性能のボトルネックを発見し、層レベルのレイテンシなどのプロファイル メトリクスを使用してネットワーク構成を調整します。

ドキュメンテーション

FPGA 展開のためのディープラーニング ネットワークの圧縮

量子化や枝刈りによりディープラーニング ネットワークを圧縮することで、リソース使用量を削減します。Model Quantization Library サポート パッケージを使用して、精度とリソース使用量とのトレードオフを解析します。

ドキュメンテーション | 例

ディープラーニング プロセッサ構成のカスタマイズ

並列スレッド数や最大層サイズなど、ディープラーニング プロセッサを実装するためのハードウェア アーキテクチャのオプションを指定します。

ドキュメンテーション | 例

カスタム ビットストリーム コーディングのスクリーンショット。

論理合成可能な RTL および IP コアの生成

HDL Coder を使用して、ディープラーニング プロセッサから論理合成可能な RTL を生成します。AMD および Intel SoC 設計に統合するための標準 AXI インターフェイスを備えた IP コアを生成します。

ドキュメンテーション | 例

製品リソース:

ドキュメンテーション 例 ビデオ 関数 要件 リリースノート