このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

Action Port

If Action Subsystem ブロックまたは Switch Case Action Subsystem ブロックへのアクション信号の制御端子

• 

説明

The Action Port ブロックは、これらのサブシステム ブロックの実行を制御します。

• If ブロックに接続する If Action Subsystem ブロック。

• Switch Case ブロックに接続する Switch Case Action Subsystem ブロック。

• Stateflow^® チャートでの Simulink ベースのステート。Simulink ベースのステートの作成と編集 (Stateflow)を参照してください。

例

Simulink Subsystem のセマンティクス

この一連の例では、さまざまなタイプの Simulink® Subsystem と、これらのサブシステムのシミュレーション実行時にどのようなセマンティクスが使用されるかという例を示します。各例では、モデルと、そのモデルの実行方法に関する違いを説明しています。

• ライブ スクリプトを開く

If-Then-Else ブロック

この例では、正弦波をIf Action Subsystemブロックに入力した場合の影響を示します。これは、If Action Subsystem ブロックとEnabled Subsystemブロックの類似度を示すよう設計されています。

• モデルを開く

If ブロックを使ったクラッチ ロックアップのモデル化

この例では、If/Else サブシステムを使用してクラッチ モデルを作成する方法を示します。If サブシステムがクラッチ ダイナミクスをロック位置でモデル化するのに対して、Else サブシステムはロック解除位置でモデル化します。If ブロックを使用していずれかを有効にします。If ブロックからの一点鎖線は、制御信号を示しています。この信号は、If/Else (または他の条件付き) サブシステムを有効にするために使用されます。GUI 上のボックスのいずれかをチェックすると、(時間に対して) 選択された変数のいずれかのプロットが生成されます。

• モデルを開く

パラメーター

実行再開時の状態 — 内部状態の処理の選択

保持 (既定値) | リセット

Action Port ブロックのサブシステムが再び有効になるときの内部状態の処理方法を選択します。

保持

サブシステムが再度有効になるとき、サブシステムの以前の状態値を保持します。呼び出し間の以前の状態値は、If ブロックまたは Switch Case ブロックに接続する他のサブシステム ブロックを呼び出しても保持されます。

リセット

サブシステムが再度有効になるとき、状態値を再度初期化します。

以前は false であったサブシステムのアクション端子の論理式が true であると評価される場合、サブシステムは再度有効になります。次の例では、サブシステム A と B の両方の Action Port ブロックの [実行を再開時の状態] パラメーターが [リセット] に設定されています。

case[1] が true の場合は、サブシステム A が実行されます。サブシステム A に対する呼び出しが繰り返されても、case [1] が true のままである間は状態値はリセットされません。同じ動作がサブシステム B にも適用されます。

プログラムでの使用

ブロック パラメーター: InitializeStates

型: 文字ベクトル

値: 'held' | 'reset'

既定の設定: 'held'

可変サイズの信号のサイズを伝播 — 可変サイズの信号をいつ伝播するかを選択します。

実行の再開時のみ (既定値) | 実行中

可変サイズの信号をいつ伝播するかを選択します。

実行の再開時のみ

Action Port ブロックを含むサブシステムを再度有効にするときにのみ、可変サイズの信号が伝播されます。

実行中

各タイム ステップで可変サイズの信号を伝播します。

プログラムでの使用

ブロック パラメーター: PropagateVarSize

型: 文字ベクトル

値: 'Only when execution is resumed' | 'During execution'

既定の設定: 'Only when execution is resumed'

拡張機能

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーション オプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

バージョン履歴

R2006a より前に導入

参考

If | If Action Subsystem | Switch Case | Switch Case Action Subsystem

トピック

• 選択サブシステムの実行