このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

specifyOutput

HDL出力ポートをコシミュレーションブロックまたはSystem objectに割り当てる

R2022b 以降

ページ内をすべて折りたたむ

    構文

    specifyOutput(cosimConfigObj,name)
    specifyOutput(__ ,Name=Value)
    specifyOutput(__ ,name,[])

    説明

    specifyOutput(cosimConfigObj,name) は、生成されたブロックまたは System object™ 内の出力として、name という名前の HDL ポートを明示的にマップします。出力の属性は、OutputDataPorts テーブルの 'default_output_definition' 行からデフォルト値を継承します。

    specifyOutput(__ ,Name=Value) は、前の構文の入力引数に加えて、1 つ以上の名前と値の引数を使用してプロパティを設定します。指定されていない引数は 'default_output_definition' から値を継承します。

    デフォルトの出力属性を変更するには、'default_output_definition' の値を指定します。

    specifyOutput(__ ,name,[]) は、name で指定された出力ポート (またはポート群) の定義をクリアします。たとえば、specifyOutput(c,out1,[]) は、OutputDataPorts テーブル内の out1 という名前の出力の定義をクリアします。

    入力引数

    すべて折りたたむ

    cosimulationConfiguration オブジェクトとして指定されたコシミュレーション構成。

    生成された HDL Cosimulation ブロックまたは hdlverifier.HDLCosimulation System object の出力としてマップする HDL ポートの名前。文字列または文字ベクトルとして指定されます。複数の出力の場合は、ポート名のセル配列を指定します。

    例: name='data_out'

    例: name={'out1','out2','out3'}

    データ型: char | string

    名前と値の引数

    すべて折りたたむ

    引数のオプションのペアを Name1=Value1,...,NameN=ValueN として指定します。Name は引数名、Value は対応する値です。名前と値の引数は他の引数の後に表示されなければなりませんが、ペアの順序は重要ではありません。

    例: specifyOutput(c, {'dout1','dout2'},DataType='Fixedpoint',Signed=true,FractionLength=10); は、デフォルトの SampleTime、符号付き Fixedpoint データ型、小数部の長さ 10 を使用して 2 つの出力ポートを作成します。

    出力ポートに適用される連続サンプル間の時間間隔（秒単位で指定）。

    • 出力ポートのサンプル時間として負でない数値を指定します

    • Simulink® モデルでバックプロパゲーションを介してサンプル時間を継承するには、Simulink ワークフローに -1 を指定します。

    Simulink は、ここで指定されたサンプル レートで、関連付けられた HDL シミュレータ信号から値を読み取ります。

    一般に、Simulink はポートのサンプル期間を次のように処理します。

    • 明示的なサンプル周期を持つ信号に入力ポートを接続すると、順方向伝播に基づいて、Simulink はそのレートをポートに適用します。

    • 明示的なサンプル周期を持たない信号に入力ポートを接続すると、Simulink は、モデル内で識別されたすべての入力ポートのサンプル周期の最小公倍数 (LCM) に等しいサンプル周期を割り当てます。

    各出力ポートに明示的なサンプル時間を指定する必要があります。

    Simulink サンプル時間ヒットに対応する HDL 時間は、TimeScale 設定によって異なります。詳細については、シミュレーションのタイムスケールを参照してください。

    出力信号のデータ型。'Fixedpoint'、'Double'、'Single'、または 'Inherit' (Simulink ワークフローのみ) として指定されます。

    Simulink ワークフローを構築するときに、'inherit' を選択すると、データ タイプが自動的に決定されます。HDL Cosimulation ブロックは、継承されたワード長が HDL シミュレータから照会されたワード長と一致するかどうかをチェックします。一致しない場合は、Simulink はエラー メッセージを生成します。たとえば、Signal Specification ブロックを出力に接続すると、Inherit は Signal Specification ブロックで指定されたデータ型を出力ポートに強制します。

    Simulink は出力ポートに接続された信号のデータ型を判別できない場合、HDL シミュレータにポートのデータ型を照会します。たとえば、HDL シミュレータがサイズ N ビットの信号に対して VHDL® データ型 STD_LOGIC_VECTOR を返す場合、出力ポートにはデータ型 ufixN が強制されます。暗黙の小数部の長さは 0 です。

    オプションの小数部の長さを使用して、明示的なデータ型を割り当てることもできます。データ型を明示的に割り当てることで、HDL Cosimulation ブロックまたはシステム オブジェクトの出力ポートに固定小数点データ型を強制できます。たとえば、8 ビットの出力ポートの場合、Signed を true に設定し、FractionLength を 5 に設定すると、データ型は強制的に sfix8_En5 になります。幅は常に HDL シミュレータから継承されます。

    例: DataType='Fixedpoint'

    出力の符号。true (符号付き) または false (符号なし) として指定されます。

    例: true – すべての出力には符号付きの値があります。

    出力小数部の長さ（ビット単位、整数として指定）。

    このプロパティを指定しない場合、小数部の長さは 'default_output_definition' の値を継承します。

    例: 10 — 指定された出力の小数部の長さは 10 ビットです。

    バージョン履歴

    R2022b で導入

    参考

    |