このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

displayCaptureCondition

全体的なキャプチャ状況を表示

R2022a 以降

構文

displayCaptureCondition(DC)

説明

displayCaptureCondition(DC) は、全体的なキャプチャ条件を定義する信号値の比較と論理演算子を表示します。DC はカスタマイズされたデータ キャプチャ オブジェクトです。

例

キャプチャ条件の表示

この例では、トリガーとデータ キャプチャの両方に対して 2 つの信号を定義するカスタマイズされたデータ キャプチャ オブジェクト DC を使用します。信号 A は 1 ビットで、信号 B は 8 ビットです。

キャプチャ条件ロジックを有効にします。

DC.EnableCaptureCtrl = true;

キャプチャ条件ロジックを有効にするには、FPGA Data Capture Component Generator ツールを使用してデータ キャプチャ IP コアを生成するときに Include capture condition logic パラメータを選択する必要があります。

FPGA が信号 A で高い値を検出し、同時に信号 B が 7 より大きい場合にデータをキャプチャするキャプチャ条件を設定します。

setCaptureCondition(DC,'A',true,'High');
setCaptureCondition(DC,'B',true,7);
setCaptureConditionComparisonOperator(DC,'B','>');

AND 演算子を使用して、信号 A と B の比較を全体的なキャプチャ条件に結合します。

setCaptureConditionCombinationOperator(DC,'AND');

全体的なキャプチャ状況を表示します。

displayCaptureCondition(DC);

The capture condition is:
A==High and B>7

入力引数

DC — カスタマイズされたデータキャプチャオブジェクト

hdlverifier.FPGADataReader System object™

hdlverifier.FPGADataReader System object として指定されたカスタマイズされたデータ キャプチャ オブジェクト。

バージョン履歴

R2022a で導入

参考

オブジェクト

• hdlverifier.FPGADataReader

ツール

• FPGA Data Capture Component Generator | FPGA Data Capture