このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

setCaptureCondition

各信号値の比較を設定する

R2024a 以降

ページ内をすべて折りたたむ

構文

setCaptureCondition(hub,signalName,enable,signalValue)
setCaptureCondition(hub,signalName,enable,signalValue,DataCaptureName=dataCaptureIPName)

説明

setCaptureCondition(hub,signalName,enable,signalValue) は、最初のデータ キャプチャ IP の信号 signalName のキャプチャ値の比較を構成します。hub は、カスタマイズされたデータ キャプチャ ハブ オブジェクトです。enable 引数は、この信号が全体的なキャプチャ条件の一部であるかどうかを示します。

例

setCaptureCondition(hub,signalName,enable,signalValue,DataCaptureName=dataCaptureIPName) は、dataCaptureIPName によって指定されたデータ キャプチャ IP の信号 signalName のキャプチャ値の比較を構成します。

例

すべて折りたたむ

この例では、2 つのデータ キャプチャ IP に接続するカスタマイズされたデータ キャプチャ ハブ オブジェクト hub を使用します。最初のデータ キャプチャ IP は datacapture1 で、2 番目のデータ キャプチャ IP は datacapture2 です。各 IP は、トリガーとデータ キャプチャの両方に対して 2 つの信号を定義します。信号 A は 1 ビットで、信号 B は 8 ビットです。

datacpture1 IP のキャプチャ条件ロジックを有効にします。

setEnableCaptureCtrl(hub,true);

キャプチャ条件ロジックを有効にするには、FPGA Data Capture Component Generator ツールを使用してデータ キャプチャ IP を生成するときに Include capture condition logic パラメータを選択する必要があります。

datacpture2 IP のキャプチャ条件ロジックを有効にします。

setEnableCaptureCtrl(hub,true,DataCaptureName="datacapture2");

FPGA が信号 A で高い値を検出し、信号 B で値 17 を検出したときにデータをキャプチャするキャプチャ条件を設定します。datacapture1 IP に対してこの条件を設定します。

setCaptureCondition(hub,'A',true,'High');
setCaptureCondition(hub,'B',true,uint8(17));

FPGA が信号 A で高い値を検出したときにデータをキャプチャするためのキャプチャ条件を設定します。datacapture2 IP に対してこの条件を設定します。

setCaptureCondition(hub,'A',true,'High',DataCaptureName="datacapture2");

入力引数

すべて折りたたむ

各データ キャプチャ IP と対話するデータ キャプチャ ハブ オブジェクト。dataCaptureHub オブジェクトとして指定されます。

キャプチャ コンポーネント信号の名前。文字ベクトルとして指定されます。

この名前は、FPGA Data Capture Component Generator ツールを使用してデータ キャプチャ IP を作成するときに構成された信号名のいずれかと一致する必要があります。信号は可能なトリガー信号として設定する必要があります。

データ型: char

信号がキャプチャ条件の一部であることを示す表示。true または false として指定されます。この信号を全体的なキャプチャ条件で使用するには、この値を true に設定します。この値を false に設定すると、信号は全体的なキャプチャ条件には使用されません。

キャプチャ条件の一部として信号を比較する値。次のいずれかとして指定します。

  • 10 進数、2 進数、または 16 進数の値 - マルチビット信号の場合は、信号に関連付けられたデータ型の範囲内の値を指定します。2 進数または 16 進数の値を指定する場合、X または x を使用して、値の比較中に関数が無視する信号を示すことができます。

    読みやすくするためにビットのグループを区切るには、ビット間に _ を使用します。たとえば、32 ビットのバイナリ値は '0b1010_XXXX_1011_XXXX_1110_XXXX_1111XXXX' として表すことができ、32 ビットの 16 進値は '0xAB_CDEXFX' として表すことができます。

  • 'Low'、'High'、'Rising edge'、'Falling edge'、または 'Both edges' — 論理信号の場合、一致するレベルまたはエッジを示す文字列を指定します。詳細については、捕獲条件を参照してください。

データ キャプチャ IP の名前。文字ベクトルまたは文字列スカラーとして指定されます。この引数のデフォルト値は "generatedIPName1" です。ここで、generatedIPName1 は FPGA Data Capture Component Generator ツールの 生成された IP 名 パラメータによって設定された最初のデータ キャプチャ IP の名前です。

バージョン履歴

R2024a で導入

参考

オブジェクト

ツール