このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。
HDL Verifier からの Intel FPGA ボード サポート
HDL Verifier™ は、FPGA ボードと Simulink® または MATLAB® のシミュレーション間の接続を提供することで、FPGA ボード上の HDL コードの検証を自動化します。
FPGA インザループ (FIL) を使用すると、FPGA ボード上で実行されている HDL 設計と同期された Simulink または MATLAB シミュレーションを実行できます。
FPGA データ キャプチャは、FPGA 上で設計が実行されている間に設計からの信号を観察する方法です。構成とトリガー設定に基づいて FPGA から信号データのウィンドウをキャプチャし、そのデータを MATLAB または Simulink に返します。
AXI マネージャーは、Simulink または MATLAB からのライブオンボードメモリロケーションへのアクセスを提供します。FPGA 設計に AXI マネージャー IP を含める必要があります。
これらの各機能を使用するには、サポートされている接続タイプを使用して MATLAB ホスト コンピューターに接続されたサポートされている FPGA ボードと、サポートされている合成ツールが必要です。
サポートされている Intel FPGA ボード
このサポート パッケージにより、表内のボードの FIL シミュレーションが可能になります。FPGA データ キャプチャと AXI マネージャーは、JTAG USB Blaster I または USB Blaster II 接続を備えたボードで利用できます。
デバイス ファミリ | ボード | イーサネット | JTAG | PCIエクスプレス | コメント | ||||||
---|---|---|---|---|---|---|---|---|---|---|---|
FIL | FPGA データの取得 | AXI Manager | FIL | FPGA データの取得 | AXI Manager | FILa | FPGA データの取得 | AXI Manager | |||
Intel® Arria® II | Arria II GX FPGA 開発キット | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | ||||
Intel Arria V | Arria V SoC 開発キット | ✓ | ✓ | ✓ | ✓ | ||||||
Arria V スターターキット | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | |||||
Intel Arria 10 | Arria 10 SoC 開発キット | ✓ | ✓ | ✓ | ✓ | ✓ | |||||
Arria 10 GX | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | Quartus® Prime 18.0 は、PCI Express® 上の Arria 10 GX には推奨されません。 | |||
Intel Agilex® 7 | Intel Agilex 7 FPGA I シリーズ トランシーバー SoC 開発キット | ✓ | |||||||||
Intel Cyclone® IV | Cyclone IV GX FPGA 開発キット | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | ||||
DE2-115 開発教育委員会 | ✓ | ✓ | ✓ | ✓ | ✓ | Altera® DE2-115 FPGA 開発ボードには 2 つのイーサネット ポートがあります。FIL は Ethernet 0 ポートのみを使用します。ホスト コンピューターを Ethernet ケーブル経由でボード上の Ethernet 0 ポートに接続していることを確認してください。 | |||||
BeMicro SDK | ✓ | ✓ | ✓ | ✓ | ✓ | ||||||
Intel Cyclone III | Cyclone III FPGA スターターキット | ✓ | ✓ | ✓ | ✓ | Altera Cyclone III ボードは Quartus II 13.1 でサポートされています メモ Cyclone III デバイス ファミリのサポートは、将来のリリースで削除される予定です。 | |||||
Cyclone III FPGA 開発キット | ✓ | ✓ | ✓ | ✓ | ✓ | ||||||
Altera Nios II 組み込み評価キット、Cyclone III エディション | ✓ | ✓ | ✓ | ✓ | ✓ | ||||||
Intel Cyclone V | Cyclone V GX FPGA 開発キット | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | ||||
Cyclone V SoC 開発キット | ✓ | ✓ | ✓ | ✓ | |||||||
Cyclone V GT FPGA 開発キット | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | ||||
Terasic Atlas-SoC キット / DE0-Nano SoC キット | ✓ | ✓ | ✓ | ✓ | |||||||
Arrow® SoCKit 開発キット | ✓ | ✓ | ✓ | ✓ | |||||||
Intel Cyclone 10 LP | Altera Cyclone 10 LP 評価キット | ✓ | ✓ | ✓ | ✓ | ||||||
Intel Cyclone 10GX | Altera Cyclone 10 GX FPGA 開発キット | ✓ | ✓ | ✓ | ✓ | ✓ | Quartus Prime Proと一緒に使用する必要があります | ||||
Intel MAX® 10 | Arrow MAX 10デカ | ✓ | ✓ | ✓ | ✓ | ✓ | |||||
Intel Stratix® IV | Stratix IV GX FPGA 開発キット | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | ||||
Intel Stratix V | DSP 開発キット、Stratix V エディション | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | |||
a FIL over PCI Express connection is supported only for 64-bit Windows® operating systems. |