言語固有の識別子と接尾辞のパラメーター

このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。

このセクションには、[コンフィギュレーションパラメーター] ダイアログボックスの [HDL コード生成] 、 [グローバル設定] ペインにある [クロック設定] セクションのパラメーターが含まれます。これらのパラメーターを使用して、エンティティ、モジュール、パッケージ名の接尾辞およびモジュール名の接頭辞を指定できます。

エンティティ競合の接尾辞

生成されるコードで重複する VHDL^® エンティティや Verilog^® または SystemVerilog モジュールの名前を解決する文字ベクトルとしてテキストを指定します。

設定

既定の設定: _block

指定された接尾辞を指定することで、VHDL エンティティ、あるいは Verilog または SystemVerilog モジュールの名前の重複を解決します。

たとえば、HDL Coder™ で MyFilter という名前のエンティティが 2 つ検出された場合、最初のエンティティの名前が MyFilter、2 番目のエンティティの名前が MyFilter_block になります。

コマンドライン情報

プロパティ: EntityConflictPostfix

型: 文字ベクトル

値: ターゲット言語の有効な文字ベクトル

既定の設定: '_block'

このプロパティを設定するには、関数 hdlset_param または makehdl を使用します。プロパティの値を表示するには、関数 hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムの HDL コードを生成する際にこのプロパティを指定できます。

プロパティを引数として関数 makehdl に渡す。

makehdl('sfir_fixed/symmetric_fir', ... 
        'EntityConflictPostfix','_entity')

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdl を使用して HDL コードを生成できる。
```
hdlset_param('sfir_fixed','EntityConflictPostfix','_entity')
makehdl('sfir_fixed/symmetric_fir')
```

参考

makehdl

パッケージの接尾辞

パッケージファイル名を形成するために、モデルまたはサブシステム名に付加する文字ベクトルとしてテキストを指定します。

設定

既定の設定: _pkg

設計でパッケージファイルが必要な場合にのみ、HDL Coder はこのオプションを適用します。

依存関係

このオプションは、ターゲット言語 ([言語] オプションで指定) が VHDL または SystemVerilog の場合に有効になります。
このオプションは、ターゲット言語 ([言語] オプションで指定) が Verilog であり、[複数ファイルのテストベンチ] オプションが選択されている場合に有効になります。
このオプションは、[HDL コーディング標準] が [業界標準] に設定されている場合は無視されます。

コマンドライン情報

プロパティ: PackagePostfix

型: 文字ベクトル

値: VHDL パッケージファイル名として適切な文字ベクトル

既定の設定: '_pkg'

このプロパティを設定するには、関数 hdlset_param または makehdl を使用します。プロパティの値を表示するには、関数 hdlget_param を使用します。

プロパティを引数として関数 makehdl に渡す。

makehdl('sfir_fixed/symmetric_fir', ... 
        'PackagePostfix','_pkg')

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdl を使用して HDL コードを生成できる。
```
hdlset_param('sfir_fixed','PackagePostfix','_pkg')
makehdl('sfir_fixed/symmetric_fir')
```

予約語の接尾辞

VHDL、Verilog、または SystemVerilog の予約語である値の名前、接尾辞の値、またはラベルの後に追加するテキストを文字ベクトルとして指定します。

設定

既定の設定: _rsvd

予約語の接尾辞は、VHDL または Verilog の予約語と競合する識別子 (エンティティ、信号、定数、その他のモデル要素) に適用されます。たとえば、生成するモデルに mod という名前の信号が含まれる場合、HDL Coder は接尾辞 _rsvd を付加し、mod_rsvd という名前にします。

コマンドライン情報

プロパティ: ReservedWordPostfix

型: 文字ベクトル

既定の設定: '_rsvd'

このプロパティを設定するには、関数 hdlset_param または makehdl を使用します。プロパティの値を表示するには、関数 hdlget_param を使用します。

プロパティを引数として関数 makehdl に渡す。

makehdl('sfir_fixed/symmetric_fir', ... 
        'ReservedWordPostfix','_reserved')

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdl を使用して HDL コードを生成できる。
```
hdlset_param('sfir_fixed','ReservedWordPostfix','_reserved)
makehdl('sfir_fixed/symmetric_fir')
```

モジュール名の接頭辞

生成される HDL コード内の各モジュールまたはエンティティの名前の接頭辞を指定します。

設定

既定の設定: ''

生成される HDL コード内の個々のモジュールまたはエンティティの名前の接頭辞を指定します。HDL Coder は、生成されたスクリプトファイルの名前にもこの接頭辞を適用します。

モジュール名の接頭辞は、生成される HDL コードを大きなシステム内で複数回インスタンス化する予定がある場合に、名前の競合を避けるために指定できます。

コマンドライン情報

プロパティ: ModulePrefix

型: 文字ベクトル

既定の設定: ''

このプロパティを設定するには、関数 hdlset_param または makehdl を使用します。プロパティの値を表示するには、関数 hdlget_param を使用します。

内部モジュール myUnit を含む DUT の myDut があるとします。次のいずれかの方法を使用して、設計内のモジュールの先頭に接頭辞 unit1_ を付けることができます。

プロパティを引数として関数 makehdl に渡す。

makehdl('myDUT', ... 
        'ModulePrefix','unit1_')

hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdl を使用して HDL コードを生成できる。
```
hdlset_param('myUnit/myDUT','ModulePrefix','unit1_')
makehdl('myDUT')
```

生成されたコードでは、HDL モジュール名は、対応する HDL ファイル名を含む unit1_myDut と unit1_myUnit になります。生成されたスクリプトファイル名にも接頭辞 unit1_ が付きます。

パイプラインの接尾辞

パイプライン方式のブロック実装用に生成された入力または出力パイプラインレジスタの名前に付加する接尾辞を文字ベクトルとして指定します。

設定

既定の設定: '_pipe'

選択されたブロックの入力/出力パイプラインレジスタの生成を指定できます。[パイプラインの接尾辞] オプションで、コードの生成時に HDL Coder により入力または出力のパイプラインレジスタ名に付加する文字ベクトルを定義します。

コマンドライン情報

プロパティ: PipelinePostfix

型: 文字ベクトル

既定の設定: '_pipe'

このプロパティを設定するには、関数 hdlset_param または makehdl を使用します。プロパティの値を表示するには、関数 hdlget_param を使用します。

次のコードのように、パイプライン化された出力実装をモデルの Product ブロックに指定するとします。

 hdlset_param('sfir_fixed/symmetric_fir/Product','OutputPipeline', 2)

生成されたパイプラインのレジスタ名に接尾辞 'testpipe' を付加するには、次のいずれかの方法を使用します。

プロパティを引数として関数 makehdl に渡す。
```
makehdl(gcb,'PipelinePostfix','testpipe')
```
hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdl を使用して HDL コードを生成できる。
```
hdlset_param(gcs,'PipelinePostfix','testpipe')
makehdl('myDUT')
```

次に示す生成された VHDL コードの抜粋は、2 つのパイプラインステージを実装する、接尾辞の付いた識別子をもつ PROCESS コードを示しています。

Product_outtestpipe_process : PROCESS (clk, reset)
  BEGIN
    IF reset = '1' THEN
      Product_outtestpipe_reg <= (OTHERS => to_signed(0, 33));
    ELSIF clk'EVENT AND clk = '1' THEN
      IF enb = '1' THEN
        Product_outtestpipe_reg(0) <= Product_out1;
        Product_outtestpipe_reg(1) <= Product_outtestpipe_reg(0);
      END IF;
    END IF;
  END PROCESS Product_outtestpipe_process;