このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

リセットのアサート レベル

リセット入力信号のアサートまたはアクティブ レベル

モデル コンフィギュレーション ペイン: グローバル設定

説明

リセット入力信号のアサートまたはアクティブ レベルがアクティブ High かアクティブ Low かを指定します。

依存関係

[リセットの入力端子] にロジック High 値を入力する場合、設計でレジスタをリセットするには、[リセットのアサート レベル] を [アクティブ High] に設定します。ロジック Low 値を [リセットの入力端子] に入力する場合、設計でレジスタをリセットするには、[リセットのアサート レベル] を [アクティブ Low] に設定します。

設定

アクティブ High (既定値) | アクティブ Low

既定の設定: アクティブ High

アクティブ High

リセット入力信号のアサート レベルをアクティブ High として指定します。たとえば、次のコード フラグメントは delay_pipeline レジスタを事前設定する前に reset がアクティブ High かどうかをチェックします。

Delay_Pipeline_Process : PROCESS (clk, reset)
BEGIN
  IF reset = '1' THEN
    delay_pipeline(0 TO 50) <= (OTHERS => (OTHERS => '0'));
.
.
.

アクティブ Low

リセット入力信号のアサート レベルをアクティブ Low として指定します。たとえば、次のコード フラグメントは delay_pipeline レジスタを事前設定する前に reset がアクティブ Low かどうかをチェックします。

Delay_Pipeline_Process : PROCESS (clk, reset)
BEGIN
  IF reset = '0' THEN
    delay_pipeline(0 TO 50) <= (OTHERS => (OTHERS => '0'));
.
.
.

ヒント

このプロパティを設定するには、関数 hdlset_param または makehdl を使用します。プロパティの値を表示するには、関数 hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムの HDL コードを生成する際にこのプロパティを指定できます。

  • hdlset_param を使用してモデルのパラメーターを設定する。次に、makehdl を使用して HDL コードを生成する。

    hdlset_param('sfir_fixed','ResetAssertedLevel','active-high')
makehdl('sfir_fixed/symmetric_fir')

  • プロパティを引数として関数 makehdl に渡す。

    makehdl('sfir_fixed/symmetric_fir','ResetAssertedLevel','active-high')

推奨設定

推奨設定なし。

プログラムでの使用

パラメーター: ResetAssertedLevel
型: 文字ベクトル
値: 'active-high' | 'active-low'
既定の設定: 'active-high'

バージョン履歴

R2012a で導入

参考

|