生成された HDL コード内での実数の有無のチェック

生成された HDL コードで、実数をチェックするかどうかを指定する

モデルコンフィギュレーションペイン: グローバル設定 / 詳細設定

説明

生成された HDL コードで、実数をチェックするかどうかを指定します。

エラー | なし | 警告

既定の設定: エラー

なし: 生成された HDL コードで実数をチェックしません。
警告: 生成された HDL コードに実数データ型が存在するかチェックし、警告します。生成された HDL コードに含まれる実数データ型は、ターゲット FPGA デバイスで合成できません。
エラー: チェックして、生成された HDL コードで実数データ型が使用されている場合はエラーを生成します。設計の合成ではなくシミュレーションを目的としたコードを生成している場合、この設定を Warning または None に変更できます。合成可能な HDL コードを生成するには、モデルコンフィギュレーションパラメーター [浮動小数点の使用] を選択します。

このプロパティを設定するには、関数 hdlset_param または makehdl を使用します。プロパティの値を表示するには、関数 hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムの HDL コードを生成する際にこのプロパティを指定できます。

hdlset_param を使用してモデルのパラメーターを設定する。次に、makehdl を使用して HDL コードを生成する。
```
hdlset_param('sfir_fixed','TreatRealsInGeneratedCodeAs','Warning')
makehdl('sfir_fixed/symmetric_fir')
```

プロパティを引数として関数 makehdl に渡す。

makehdl('sfir_fixed/symmetric_fir','TreatRealsInGeneratedCodeAs','Warning')

推奨設定なし。

パラメーター: TreatRealsInGeneratedCodeAs

型: 文字ベクトル

値: 'None' | 'Warning' | 'Error'

既定の設定: 'Error'

R2017b で導入