このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。
HDL コード生成
ターゲット ハードウェア プラットフォームへの展開用にプラント モデルの HDL コードを生成します。sschdladvisor 関数を使用して、"HDL 実装モデル" と呼ばれる HDL 互換状態空間モデルを生成します。HDL Coder™ を使用してこのモデルのコードを生成できます。
コードを生成する前に、HDL アルゴリズムの行列計算の実行用に single または double の浮動小数点データ型か fixed-point データ型を指定できます。生成された HDL 実装モデルが機能的に元の Simscape™ モデルと等価であるかどうかを検証するロジックを生成できます。このロジック用に、数値的な正確性の許容誤差の値を指定することもできます。
関数
sschdladvisor | Simscape HDL ワークフロー アドバイザーを開く |
hdladvisor | HDL ワークフロー アドバイザーの表示 |
hdlsetuptoolpath | FPGA 合成ソフトウェアにアクセスするためのシステム環境の設定 |
makehdl | モデル、サブシステム、モデル参照からの HDL RTL コードの生成 |
トピック
- Simscape モデルの HDL コードの生成
Simscape の線形スイッチド モデルから HDL コードを生成する。
- Simscape モデルからの FPGA プラットフォーム用の HDL コードの生成 (Simscape)
Simscape モデルを FPGA 展開用の HDL コードに変換する方法について説明する。
- Simscape からの最適化された HDL 実装モデルの生成
Simscape から生成された HDL 実装モデルの面積とタイミングを、HDL Coder 最適化を使用して最適化する。
- HDL 実装モデルの Simscape アルゴリズムに対する検証
Simscape アルゴリズムと HDL 実装モデルの間のシミュレーションの不一致を検証して解決する。
- Simscape アルゴリズムから生成された HDL 実装モデルの FPGA サンプリング周波数の改善
生成された HDL 実装モデルにおけるオーバーサンプリングと、モデルのサンプル時間と元の Simscape アルゴリズムのサンプル時間との関係。
- Generate HDL Code for Two-Speed Transmission Model Containing Mode Charts
Generate HDL code and synthesize the results for a two-speed transmission model with braking that contains mode charts.
- Synthesis Results for Simscape Hardware-in-the-Loop Workflow
Access synthesis results for Simscape hardware-in-the-loop workflow example models.
