Downsample

サンプルを削除することで低いレートで入力をリサンプリングする

ライブラリ:
DSP System Toolbox / Signal Operations
DSP System Toolbox HDL Support / Signal Operations

説明

Downsample ブロックは、サンプルを削除することにより入力のサンプリングレートを低くします。このブロックは、フレームベースの処理を実行する場合、M_i 行 N 列の入力行列の各列にあるデータを個別にリサンプリングします。サンプルベースの処理を実行する場合は、入力の各要素を別々のチャネルとして扱い、入力配列の各チャネルを時間全体にわたってリサンプリングします。リサンプリングレートは、入力サンプルレートの K 分の 1 になります。K は [ダウンサンプリング係数] パラメーターの値です。Downsample ブロックは、出力される各サンプルに続く K–1 個の連続するサンプルを破棄することで入力をリサンプリングします。

このブロックは、[Rate options] パラメーターを [Enforce single-rate processing] に設定すると、Triggered Subsystem をサポートします。

端子

入力

すべて展開する

`Port_1` — データ入力
列ベクトル | 行列 | N 次元配列

このブロックによってサンプリングレートを低下させるデータ入力。列ベクトルまたは行列を指定します。

[入力処理] パラメーターを [チャネルとしての要素 (サンプルベース)] に設定すると、入力を N 次元配列にすることができます。

出力

すべて展開する

`Port_1` — ダウンサンプリングされた出力
列ベクトル | 行列

サンプリングレートが入力サンプリングレートの 1/K 倍である、ダウンサンプリングされた出力。列ベクトルまたは行列として返されます。

パラメーター

すべて展開する

`Downsample factor, K` — ダウンサンプリング係数
`2` (既定値) | 正の整数

整数の係数 K。この係数で入力サンプルレートを低減します。

`Sample offset (0 to K-1)` — Sample offset
`0` (既定値) | 整数

[Sample offset] パラメーターは出力サンプルをサンプル周期の数 D (0 ≤ D ≤ (K–1) の整数) だけ遅延させます。それにより、 K による出力位相のいずれかを選択できます。たとえば、1、2、3、... というシーケンスを係数 4 でダウンサンプリングする場合、4 つの位相のいずれかを選択できます。

入力シーケンス	サンプルオフセット D	出力シーケンス (K = 4)
`1,2,3,...`	0	`1,5,9,13,17,21,25,29,...`
`1,2,3,...`	1	`0,2,6,10,14,18,22,26,...`
`1,2,3,...`	2	`0,3,7,11,15,19,23,27,...`
`1,2,3,...`	3	`0,4,8,12,16,20,24,28,...`

表の後ろの 3 つの各出力シーケンスで最初が 0 になっているのは、この例の [Initial conditions] パラメーターの設定が既定の 0 になっているためです。[Initial conditions] パラメーターの詳細については、レイテンシを参照してください。

`Input processing` — 入力を処理する方式
`Columns as channels (frame based)` (既定値) | `Elements as channels (sample based)`

入力処理の方式を指定します。

チャネルとしての列 (フレームベース) –– [入力処理] パラメーターを [チャネルとしての列 (フレームベース)] に設定した場合、N 個の入力列のそれぞれが、M_i 個の逐次時間サンプルが含まれる個別のチャネルとして扱われます。このブロックは、出力する各行に続く入力行列の K – 1 行を破棄することにより、各チャネルを個別にダウンサンプリングします。
詳細については、フレームベースの処理とはを参照してください。
チャネルとしての要素 (サンプルベース) –– [入力処理] パラメーターを [チャネルとしての要素 (サンプルベース)] に設定すると、入力を N 次元配列にすることができます。Downsample ブロックは、入力の各要素を別々のチャネルとして扱い、入力配列の各チャネルを時間の経過に沿ってリサンプリングします。このブロックは、通過して出力に渡される各サンプルに続く K–1 個のサンプルを破棄することで入力配列をダウンサンプリングします。Downsample ブロックの入力と出力のサイズは同じです。
詳細については、サンプルベースの処理とはを参照してください。

`Rate options` — シングルレート処理を強制またはマルチレート処理を許可
`シングルレート処理を強制` (既定値) | `マルチレート処理を許可`

このブロックでサンプル数の減少に対応するために出力のレートを調整する方法を指定します。以下のオプションのいずれかを選択します。これらのオプションの動作は、[入力処理] パラメーターが [チャネルとしての要素 (サンプルベース)] (サンプルベースの処理モード) と [チャネルとしての列 (フレームベース)] (フレームベースの処理モード) のどちらに設定されているかに依存します。

Elements as channels (sample based)
- シングルレート処理を強制
  入力信号を K 個ごとに出力で K 回繰り返すことにより、強制的に出力サンプルレートを入力サンプルレートに一致させます (T_so = T_si)。このモードのブロックの動作は、周期 KT_si でトリガーイベントを繰り返す Sample and Hold ブロックの処理に似ています。
- マルチレート処理を許可
  出力のサンプル周期は入力のサンプル周期の K 倍になります (T_so = KT_si)。
Columns as channels (frame based)
- Enforce single-rate processing
  ブロックは入力よりも比較的小さいフレーム "サイズ" を使用して、遅い (ダウンサンプリングされた) レートで出力を生成します。ダウンサンプリングの係数が K の場合、出力フレームサイズは入力フレームサイズの K 分の 1 (M_o = M_i/K) ですが、入力と出力のフレームレートは等しくなります。
  ex_downsample_ref2 モデルでは、フレームサイズが 64 の単一チャネル入力を係数 4 でダウンサンプリングしてフレームサイズを 16 にしています。入力と出力のフレームレートは同じです。
- マルチレート処理を許可
  ブロックは入力端子よりも比較的長いフレーム "周期" を出力端子で使用して、遅い (ダウンサンプリングされた) レートで出力を生成します。ダウンサンプリングの係数が K の場合、出力フレーム周期は入力フレーム周期の K 倍 (T_fo = KT_fi) ですが、入力と出力のフレームサイズは等しくなります。
  ex_downsample_ref1 モデルでは、フレーム周期が 1 秒の単一チャネル入力を係数 4 でダウンサンプリングしてフレーム周期を 4 秒にしています。入力と出力のフレームサイズは同じです。

`初期条件` — 初期値
`0` (既定値) | 実数スカラー | 配列

非ゼロレイテンシの場合のブロックの初期値。スカラーを指定するか、入力と同じサイズの配列を指定できます。

依存関係

このパラメーターは、[Rate options] パラメーターを [Allow multirate processing] に設定した場合にのみ表示されます。

モデルの例

音響ノイズキャンセリング (LMS)

この例では、最小平均二乗 (LMS) アルゴリズムを使用して入力信号からノイズを除去する方法を示します。LMS 適応フィルターでは、Input 端子での基準信号と Desired 端子での信号を使用して、自動的にフィルター応答を一致させます。適切なフィルターモデルに収束すると、フィルター処理されたノイズが除去され、誤差信号に元の信号のみが含まれるはずです。

モデルを開く

Downsample a Signal

Downsampling operation on a signal with one-frame latency.

モデルを開く

ブロックの特性

データ型	`Boolean` \| `double` \| `fixed point` \| `integer` \| `single`
直接フィードスルー	`いいえ`
多次元信号	`いいえ`
可変サイズの信号	`いいえ`
ゼロクロッシング検出	`いいえ`

詳細

すべて展開する

レイテンシ

レイテンシは、ブロックの入力と出力の間でサンプル数単位またはフレーム数単位で測定された遅延です。

Downsample ブロックは、次のような場合に "ゼロタスクレイテンシ" になります。

[Downsample factor] パラメーター K が 1 である。
[入力処理] パラメーターが [チャネルとしての列 (フレームベース)] に、[レートオプション] パラメーターが [シングルレート処理を強制] に設定されている。
[入力処理] パラメーターが [チャネルとしての列 (フレームベース)] に、[レートオプション] パラメーターが [マルチレート処理を許可] に、[サンプルオフセット] パラメーター D が 0 に設定されており、入力フレームサイズが 1 である。
[入力処理] パラメーターが [チャネルとしての要素 (サンプルベース)] に設定されており、[サンプルオフセット] パラメーター D が 0 である。

ゼロタスクレイテンシとは、ブロックが入力サンプル D+1 (t=0 で受信) を最初の出力サンプルとして伝播し、入力サンプル D+1+K、入力サンプル D+1+2K のように続くことを意味します。ゼロタスクレイテンシがある場合、ブロックは [Initial conditions] パラメーターの値を無視します。

それ以外の場合、いずれもレイテンシは非ゼロになります。

[Input processing] パラメーターが [Elements as channels (sample based)] が設定されている場合、レイテンシは 1 サンプルです。
[Input processing] パラメーターが [Columns as channels (frame based)] に設定されていて、入力フレームサイズが 1 より大きい場合、レイテンシは 1 フレームです。

"1 サンプルのレイテンシ" の場合は、いずれも各チャネルの初期条件が最初の出力サンプルとして表示されます。入力サンプル D+1 が各チャネルの 2 番目の出力サンプルとなり、入力サンプル D+1+K、入力サンプル D+1+2K のように続きます。[初期条件] パラメーターは、入力と同じサイズの配列か、すべての信号チャネルに適用するスカラーにすることができます。

"1 フレームのレイテンシ" の場合は、いずれも初期条件の行列の M_i 行が順番通りに出力の最初の M_i 行になります。入力サンプル D + 1 (入力行列の行 D + 1) は出力でサンプル M_i + 1 として現れ、入力サンプル D + 1 + K、入力サンプル D + 1 + 2K のように続きます。[初期条件] の値は、各チャネルに対して 1 つずつの値が含まれている M_i 行 N 列の行列、または M_i 行 N 列の行列の全要素に対して繰り返されるスカラーにすることができます。

メモ:

レイテンシと Simulink^® タスクモードの詳細については、Excess Algorithmic Delay (Tasking Latency)と時間ベースのスケジューリングとコード生成 (Simulink Coder)を参照してください。

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

生成されたコードは特定の条件下で関数 memcpy または関数 memset (string.h) に依存します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

HDL Coder™ は、HDL の実装および合成ロジックに影響を与える、追加の構成オプションを提供します。

ベストプラクティス

単位遅延がある Downsample ブロックを続けることをお勧めします。このようにすると、余計なバイパスレジスタが HDL コードに挿入されなくなります。

マルチレートモデルの HDL コード生成に関する要件 (HDL Coder)も参照してください。

HDL のアーキテクチャ

このブロックは 1 つの既定の HDL アーキテクチャをもっています。

HDL のブロックプロパティ

ConstrainedOutputPipeline	設計内で既存の遅延を移動することによって出力に配置するレジスタの数。分散型パイプラインは、これらのレジスタを再分散しません。既定の設定は `0` です。詳細は、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成コードに挿入する入力パイプラインステージの数。分散型パイプラインと制約付き出力パイプラインは、これらのレジスタを移動できます。既定の設定は `0` です。詳細は、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成コードに挿入する出力パイプラインステージの数。分散型パイプラインと制約付き出力パイプラインは、これらのレジスタを移動できます。既定の設定は `0` です。詳細は、OutputPipeline (HDL Coder)を参照してください。

複素数データのサポート

このブロックは、複素信号に対するコード生成をサポートします。

制限

[Input processing] パラメーターを [Columns as channels (frame based)] に設定することはできません。
[Input processing] を [Elements as channels (sample based)] に設定するには、[Allow multirate processing] を選択します。このように設定すると、[Sample offset] が 0 に設定されている場合、生成されるコードに [Initial conditions] は影響を与えません。

Downsample

説明

端子