HDL コード生成

MATLAB^® コードおよび Simulink^® モデルからの HDL コード生成

HDL Coder™ の機能を使用して、FPGA または ASIC で通信システム設計を実装できます。合成可能で移植可能な VHDL^® や Verilog^® のコードを生成し、生成されたコードのシミュレーションやテスト、検証をすばやく行うための VHDL や Verilog のテストベンチも生成できます。Simulink や MATLAB の設計からコードを生成できます。このサポートには、誤りの訂正と検出、変調、フィルター、数学演算と信号処理のほか、NCO (DSP HDL Toolbox) ブロックなど、リソースの使用とパフォーマンスについて最適化されたアルゴリズムが含まれています。HDL コードを生成する方法の基本的な例については、プログラミング可能な FPGA 用 FIR フィルターを参照してください。

Simulink または MATLAB で設計をデバッグするには、ロジックアナライザーの波形ビューアーを使用します。

トピック

HDL コード生成をサポートするブロックの検索
Simulink ライブラリブラウザーおよびドキュメンテーション内で、HDL コード生成をサポートするブロックを検索。
ASIC、FPGA、および SoC の無線通信の設計
Wireless HDL Toolbox™ ブロックを使用したハードウェアの無線通信アルゴリズムの設計。

Simulink 可視化ツール

ロジックアナライザー

時間の経過に沿った遷移と状態の可視化、測定および解析

注目の例

Modulation Classification by Using FPGA

Deploy a pretrained convolutional neural network (CNN) for modulation classification to the Xilinx^® Zynq^® UltraScale+™ MPSoC ZCU102 Evaluation Kit.

ライブスクリプトを開く

HDL QPSK 送信機および受信機

この例では、Simulink® で HDL コード生成とハードウェア実装用に最適化された QPSK 送受信機を実装する方法を示します。

モデルを開く

HDL QAM 送信機および受信機

この例では、HDL コード生成をサポートする Simulink® ブロックを使用して、HDL コード生成およびハードウェア実装用に 64-QAM 送信機と受信機を実装する方法を示します。

ライブスクリプトを開く

ビタビ復号化器用の HDL コードの生成

この例では、ビタビ復号化アルゴリズムを実装して HDL コードを生成するための 2 つの異なるモデリングパターンを示します。そのうち 1 つのパターンでは MATLAB Function ブロックを使用します。もう 1 つのパターンでは Viterbi Decoder ブロックを使用します。Viterbi Decoder ブロックを使用するには、Communications Toolbox のライセンスが必要です。

ライブスクリプトを開く

ADS-B 取得データを使用した飛行機追跡

この例では、HDL コード生成およびハードウェア実行用に Automatic Dependent Surveillance - Broadcast (ADS-B) 送受信機を実装する方法を説明します。この例では、飛行機の追跡に使用できる ADS-B 拡張スキッタメッセージを復号化します。この例の HDL 最適化モデルでは、HDL コード生成をサポートする Simulink® ブロックを使用して ADS-B 受信機を実装しています。このモデル例は、でリアルタイム処理に使用されます。これには、Communications Toolbox™ Support Package for Xilinx® Zynq®-Based Radio が必要です。

モデルを開く

HDL コード生成

トピック

Simulink 可視化ツール

関連情報

注目の例

Modulation Classification by Using FPGA

HDL QPSK 送信機および受信機

HDL QAM 送信機および受信機

ビタビ復号化器用の HDL コードの生成

ADS-B 取得データを使用した飛行機追跡