FPGA回路規模の見積もり精度向上と実機デバッグの高機能化

FPGAを使用した製品開発では、初期段階で実装に必要な回路規模とレイテンシのトレードオフを検討し、高い精度で見積もる必要がある。しかし抽象度の高いシミュレーションから、これらを正確に見積もる事は難しく、開発工数増加の原因になっていた。弊社においてHDL Coder™を導入し、シミュレーション担当者と実装担当者のコミュニケーションを改善した事例を紹介する。

また、デバッグのために必要となった高機能なデータロガーを、安価なFPGA評価ボードを用いて短時間で構築した事例も紹介する。このデータロガーはLAN接続でMATLAB^®から直接操作できるため、実験データの可視化が高速かつ容易になった。