30:29
ビデオの長さ 30:29
FPGA回路規模の見積もり精度向上と実機デバッグの高機能化
株式会社YDKテクノロジーズ 秦 直哉
FPGAを使用した製品開発では、初期段階で実装に必要な回路規模とレイテンシのトレードオフを検討し、高い精度で見積もる必要がある。しかし抽象度の高いシミュレーションから、これらを正確に見積もる事は難しく、開発工数増加の原因になっていた。弊社においてHDL Coder™を導入し、シミュレーション担当者と実装担当者のコミュニケーションを改善した事例を紹介する。
また、デバッグのために必要となった高機能なデータロガーを、安価なFPGA評価ボードを用いて短時間で構築した事例も紹介する。このデータロガーはLAN接続でMATLAB®から直接操作できるため、実験データの可視化が高速かつ容易になった。
公開年: 2020 年 9 月 21 日
Web サイトの選択
Web サイトを選択すると、翻訳されたコンテンツにアクセスし、地域のイベントやサービスを確認できます。現在の位置情報に基づき、次のサイトの選択を推奨します:
また、以下のリストから Web サイトを選択することもできます。
最適なサイトパフォーマンスの取得方法
中国のサイト (中国語または英語) を選択することで、最適なサイトパフォーマンスが得られます。その他の国の MathWorks のサイトは、お客様の地域からのアクセスが最適化されていません。
南北アメリカ
- América Latina (Español)
- Canada (English)
- United States (English)
ヨーロッパ
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
アジア太平洋地域
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)