Deep Learning HDL Toolbox には、FPGA や SoC 上でディープラーニング ネットワークをプロトタイピングして実装するための関数とツールが用意されています。また、サポート対象の FPGA および SoC 上でディープラーニング ネットワークを実行するための、事前構築済みのビットストリームも用意されています (AMD デバイスには SoC Blockset、Altera デバイスには HDL Coder を使用)。プロファイリング ツールと推定ツールを使用して、設計、性能、リソース使用率のトレードオフを検討しながら、ディープラーニング ネットワークをカスタマイズできます。
このツールボックスを使用すると、ディープラーニング ネットワークのハードウェア実装をカスタマイズできます。また、任意の FPGA や SoC 上に展開できる、移植や論理合成が可能な Verilog®、SystemVerilog、VHDL® コードを生成できます (HDL Coder と Simulink を使用)。
FPGA ベースのネットワーク推論の実行
スケジューリング ロジックによって制御される汎用ディープラーニング層を備えたプログラム可能なディープラーニング プロセッサを使用し、FPGA ベースのネットワーク推論を実行します (Deep Learning Toolbox を使用)。
ドキュメンテーション | 例
ネットワークのコンパイルおよび展開
ディープラーニング ネットワークを、ディープラーニング プロセッサで実行できるよう命令セットにコンパイルします。ネットワークを FPGA に展開し、デバイス上での実際のパフォーマンス メトリクスをキャプチャしながら予測を実行します。
ドキュメンテーション | 例
事前構築済みの FPGA ビットストリームを使用して始める
利用可能な事前構築済みのビットストリームを使用して、LSTM (長・短期記憶) ネットワークをすばやくプロトタイピングします。ビットストリームの構成をカスタマイズして、リソース使用量要件を満たします。
ネットワークの FPGA への展開
Deep Learning Toolbox を使用して、RNN および CNN ネットワークの開発やネットワークのインポートを行います。次に、deploy 関数を使用して、AMD FPGA (SoC Blockset を使用) または Altera FPGA をプログラムします。
ドキュメンテーション | 例
MATLAB アプリケーションでの FPGA ベースの推論の実行
テストベンチ、前処理および後処理のアルゴリズム、FPGA ベースのディープラーニング推論を含む完全なアプリケーションを MATLAB で実行します。predict 関数ひとつで、FPGA 上で推論を実行し、結果を MATLAB のワークスペースに返すことができます。
FPGA 推論のプロファイリングとネットワーク設計の調整
プロファイル メトリクスを使用し、FPGA 上で予測を実行しながら層レベルのレイテンシを測定して性能のボトルネックを発見することで、ネットワーク構成を調整します。
FPGA 展開のためのネットワークの圧縮
量子化や枝刈りによりディープラーニング ネットワークを圧縮することで、リソース使用量を削減します。Deep Learning Toolbox Model Compression Library サポートパッケージを使用して、精度とリソース使用量とのトレードオフを解析します。
ドキュメンテーション | 例
ディープラーニング プロセッサ構成のカスタマイズ
並列スレッド数や最大層サイズなど、ディープラーニング プロセッサを実装するためのハードウェア アーキテクチャのオプションを指定します。
ドキュメンテーション | 例
