デッドロジックの一般的原因

モデルでデッドロジックにつながる一般的なモデル化パターンには次のものがあります。

解析時の Logical Operator ブロックのショートサーキット
ブロックの条件付きの実行
定数として処理されるパラメーター値
上流のブロック
ライブラリにリンクされたブロック
信号の範囲の制限

設計エラー検出解析を実行すると、Simulink^® Design Verifier™ により、結果ウィンドウにデッドロジックの一般的な原因がレポートされます。

解析時の Logical Operator ブロックのショートサーキット

Simulink Design Verifier は、デッドロジックの解析時にショートサーキットが発生しているかのように論理ブロックを処理します。

たとえば、このモデルでは、In2 が false の場合、ショートサーキットが原因で 3 番目の入力が無視されます。結果ウィンドウにこの端子がデッドロジックとしてリストされます。Logical Operations Short-circuitingを参照してください。

ブロックの条件付きの実行

モデルが Switch ブロックまたは Multiport Switch ブロックで構成されていて、[条件付き入力分岐実行] パラメーターが [オン] に設定されている場合、条件付き実行によって予期しないデッドロジックが発生することがよくあります。

[条件付き入力分岐実行] パラメーターが [オン] に設定されている、このモデル例について考えます。AND Logical Operator ブロックは条件付きで実行され、それによってこのブロックにデッドロジックが発生します。詳細については、条件付き入力分岐実行を参照してください。

定数として処理されるパラメーター値

モデルにパラメーターが含まれる場合、既定の設定で、Simulink Design Verifier はその値を定数として処理します。これにより、モデルにデッドロジックが発生する可能性があります。この場合、これらのパラメーターが解析時に調整されるように設定することを検討してください。

たとえば、すべてのパラメーターがゼロに設定された次のモデルについて考えます。この設定により、Less Than ブロックにデッドロジックが発生します。

上流のブロック

特定のブロックにデッドロジックがあると、下流のブロックにデッドロジックが発生し、カスケード効果につながる場合がよくあります。

上記のモデル例について考えます。Less Than ブロックのデッドロジックにより、対応する下流のブロックでデッドロジックが発生します。このため、多くの場合、下流のデッドロジックを確認する前に上流のデッドロジックを確認すると有効です。

ライブラリにリンクされたブロック

ライブラリブロックは、使用される場所によっては、冗長化された防御的条件を伴って書き込まれる可能性があります。場合によっては、このためにデッドロジックが発生することがあります。設計エラー検出のためのオブジェクティブの除外と正当化を参照してください。

信号の範囲の制限

最小値および最大値を制約としてもつルートレベルの Inport ブロックと、テスト生成の Test Condition ブロックは、デッドロジックの原因となることがあります。たとえば、2 番目の Inport ブロックの最小値と最大値の範囲がそれぞれ 1 と 100 である ConditionGreaterThan0 Switch ブロックについて考えます。これが原因となって、このサブシステム内の Switch ブロックにデッドロジックが生じます。