このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。
sldvtimer
タイマー最適化の識別、変更、および表示
構文
説明
Simulink® Design Verifier™ テスト生成でタイマー最適化を有効にすると、status = sldvtimerstatus 1 を返します。そうでない場合、sldvtimer は、status 0 を返します。
status = sldvtimer(sldvdata,display)sldvdata に記録されるかどうかを示します。display が true の場合に、認識されたタイマー パターンの一部であるモデルの項目を特定します。タイマー最適化が記録される場合、この関数は status として 1 を返します。タイマー最適化が記録されない場合、この関数は status として 0 を返します。sldvdata がタイマー最適化に関する情報をもっていない場合、この関数は status として -1 を返します。
status = sldvtimer(model)model のタイマーのパターンを表示します。タイマーの詳細については、カウンターとタイマーを参照してください。
例
sldvtimer を使ってモデル タイマーを最適化し、Simulink Design Verifier テスト生成解析時に達成されるテスト生成オブジェクティブの数を増やします。
このモデル例では、Stateflow® チャートにタイマー timer_1 と timer_2 があります。
1.モデルを開きます。
open_system("ex_sldvtimer_control");
2.[Design Verifier] タブの [モード] セクションで、[テスト生成] を選択し、[テストの生成] をクリックします。
Simulink Design Verifier ログ ダイアログ ボックスには次のように表示されます。
Test generation exceeded time limit28 of 32 objectives satisfied
3.[Simulink Design Verifier Errors のエラー] 情報ダイアログ ボックスには「Test generation did not optimize timer patterns.」と示されます。
4.タイマー最適化を有効にするには、MATLAB® コマンド ウィンドウで次のように入力します。
sldvtimer(1)
5.コンフィギュレーション パラメーター ウィンドウの Design Verifier ペインで、[最大解析時間] を 50 秒に設定します。
6.テスト ケースを生成するには、[Design Verifier] タブの [モード] セクションで、[テスト生成] を選択し、[テストの生成] をクリックします。
テスト生成解析が完了し、テスト ケースが生成されます。
入力引数
出力引数
制限
テスト ケースの生成に関係演算子の境界オブジェクティブが含まれる場合、sldvtimer で最適化できるタイマーの数が少なくなります。関係演算子の境界オブジェクティブについての詳細は、関係演算子の境界を参照してください。
バージョン履歴
R2012a で導入
