テスト生成用のモデルカバレッジオブジェクティブ

テストケースは、モデルが条件、判定、改良条件判定 (MCDC) およびカスタムのカバレッジオブジェクティブを達成できるように生成されます。ただし、モデルにこれらのオブジェクティブのいずれもない場合、Simulink^® Design Verifier™ では、モデルの基本的なシミュレーションを表すテストケースが生成されます。テスト入力は入力端子に対する最小制約または最大制約を満たし、中間信号値はモデルの Test Condition ブロックで指定された制約を満たします。

判定

Simulink Design Verifier の判定カバレッジは、モデルにおける判定点を表すブロックと Stateflow^® ステートを調査します。たとえば Switch ブロックは、制御入力がしきい値を超えているかどうかの判定に関連しています。詳細については、カバレッジの対象となるモデルオブジェクト (Simulink Coverage)を参照してください。

判定カバレッジを有効にするには、[Design Verifier] 、 [テスト生成]の下で、[モデルカバレッジオブジェクティブ] に次のいずれかを選択します。

判定
条件判定
MCDC

Simulink Design Verifier は、モデルの各判定について、カバレッジオブジェクティブを達成するテストケースを生成します。詳細については、判定カバレッジ (DC) (Simulink Coverage)を参照してください。

条件

条件カバレッジは、入力と Stateflow 遷移の論理的組み合わせを出力するブロックを調査します。詳細については、カバレッジの対象となるモデルオブジェクト (Simulink Coverage)を参照してください。

条件カバレッジを有効にするには、[Design Verifier] 、 [テスト生成]の下で、[モデルカバレッジオブジェクティブ] に次のいずれかを選択します。

条件判定
MCDC

Simulink Design Verifier は、論理ブロックの各入力および遷移の各条件について、カバレッジオブジェクティブを達成するテストケースを生成します。詳細については、条件カバレッジ (CC) (Simulink Coverage)を参照してください。

MCDC

改良条件判定カバレッジは、入力と Stateflow 遷移の論理的組み合わせを出力するブロックを調査します。詳細については、カバレッジの対象となるモデルオブジェクト (Simulink Coverage)を参照してください。

MCDC カバレッジを有効にするには、[Design Verifier] 、 [テスト生成] の下で、[モデルカバレッジオブジェクティブ] に [MCDC] を選択します。

Simulink Design Verifier は、論理ブロックの各入力および遷移の各条件について、カバレッジオブジェクティブを達成するテストケースを生成します。詳細については、Stateflow チャートの MCDC カバレッジ (Simulink Coverage)を参照してください。

Simulink Design Verifier での MCDC のテスト生成が、Simulink Coverage™ によって記録された MCDC カバレッジから、どのように逸脱する可能性があるかについては、Simulink Design Verifier の改良条件判定カバレッジを参照してください。

拡張 MCDC

拡張 MCDC は、改良条件判定カバレッジを拡張したものです。テストブロックの場合、拡張 MCDC は、下流ブロックからのマスキング効果を回避するテストケースを生成し、テストブロックが出力に影響するようにします。

拡張 MCDC カバレッジを有効にするには、[Design Verifier] 、 [テスト生成]の下で、[モデルカバレッジオブジェクティブ] に [Enhanced MCDC] を選択します。詳細については、Simulink Design Verifier の拡張 MCDC カバレッジを参照してください。

関係演算子の境界

関係演算子の境界カバレッジは、明示的あるいは暗黙的な関係演算および Stateflow 遷移をもつブロックを調査します。詳細については、カバレッジの対象となるモデルオブジェクト (Simulink Coverage)を参照してください。関係演算子の境界カバレッジのテスト生成は、If ブロックおよび Fcn ブロックではサポートされません。

関係演算子の境界カバレッジを有効にするには、[Design Verifier] 、 [テスト生成]で、[関係演算子境界オブジェクティブを含める] を選択します。

Simulink Design Verifier は、モデル内の各関係演算について、カバレッジオブジェクティブを達成するテストケースを生成します。詳細については、関係演算子の境界カバレッジ (Simulink Coverage)を参照してください。

メモ

モデルに条件、判定、カスタムのテストオブジェクティブがない場合、Simulink Design Verifier では、モデルの基本的なシミュレーションを表すテストケースが生成されます。テスト入力は入力端子に対する min/max 制約を満たし、中間信号値はモデルの Test Condition ブロックで指定された制約を満たします。