Decrement Stored Integer

信号に格納された整数値から 1 を減算

このページをすべて展開する

ライブラリ:
Simulink / Additional Math & Discrete / Additional Math: Increment - Decrement
HDL Coder / Math Operations

説明

Decrement Stored Integer ブロックは、信号の格納整数値から 1 を減算します。

浮動小数点信号に対しても 1 が減算され、オーバーフローは常に終了します。

例

すべて展開する

格納された整数値のインクリメントとデクリメント

モデルを開く

この例では、信号の格納された整数値を 1 だけ増加または減少させる方法を示します。

Increment Stored Integer ブロックは、入力信号の格納された整数値を 1 だけインクリメントします。
Decrement Stored Integer ブロックは入力信号の格納された整数値を 1 だけデクリメントします。

入力信号の値を 127 (int8 データ型で表現可能な最大値) に変更した場合、格納された整数値を 1 インクリメントすると、オーバーフローが発生します。Increment Stored Integer ブロックおよび Decrement Stored Integer ブロックのオーバーフローは常にラップするため、Increment Stored Integer ブロックの出力値は -128 になります。

端子

入力

すべて展開する

Port_1 — 入力信号
スカラー | ベクトル | 行列

入力信号。スカラー、ベクトルまたは行列として指定します。

出力

すべて展開する

Port_1 — 出力信号
スカラー | ベクトル | 行列

入力信号の格納整数値から 1 を減算した結果が出力になります。浮動小数点信号に対しても 1 が減算され、オーバーフローは常に終了します。出力のデータ型と次元は、入力と同じです。

ブロックの特性

データ型	`double` \| `fixed point` \| `integer` \| `single`
直達	`はい`
多次元信号	`いいえ`
可変サイズの信号	`はい`
ゼロクロッシング検出	`いいえ`

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

コードジェネレーターは、生成されたコード内で非アトミックなマスク Subsystem ブロックを構成する初期ブロックを明示的にグループ化しません。この柔軟さのために、コード生成がより効率化されます。[Atomic サブシステムとして扱う] オプションを選択して、マスク Subsystem ブロックがアトミック単位として実行されるように設定することでグループ化できる場合もあります。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーションオプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロックプロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は `0` です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、OutputPipeline (HDL Coder)を参照してください。