RF およびミックスドシグナル

RF システム、SerDes システム、およびミックスドシグナルシステムのモデル化とシミュレーション

以下の Simulink^® 製品を使用して、より高速で忠実度の高い無線周波数 (RF) システム、シリアライザー/デシリアライザー (SerDes) システム、およびミックスドシグナルシステムをモデル化してシミュレーションできます。

RF Blocksetでは、RF 素子をモデル化し、RF トランシーバーおよびフロントエンドをさまざまな抽象化レベルでシミュレーションできます。RF モデルを特徴付けて、AGC、DPD アルゴリズム、ビームフォーミングなどの適応アーキテクチャをモデル化できます。また、RF Blockset では、モデルの実装の詳細を隠すこともできます。
SerDes Toolboxでは、SerDes システムをモデル化し、高速デジタル相互接続用の IBIS-AMI モデルを生成できます。ISI、ジッター、ノイズ、挿入損失、クロストークの影響を観察し、IEEE 802.3、OIF、PCle、USB、DDR5 などの業界標準へのチャネル準拠を検証できます。
Mixed-Signal Blocksetでは、ADC、DAC、PLL、SMPS システムをモデル化できます。また、ミックスドシグナル IC を検証し、アナログ回路の動作とデジタルモデルを組み合わせて、エレクトロニクスシステムのより詳細な表現を作成できます。

トピック

Getting Started with RF Modeling (RF Blockset)
Build a simple RF receiver and perform circuit envelope simulation.
Design SerDes System and Export IBIS-AMI Model (SerDes Toolbox)
Create and analyze a SerDes system, and export an IBIS-AMI model using the SerDes Designer app.
Design and Evaluate Simple PLL Model (Mixed-Signal Blockset)
This example shows how to design a simple phase-locked loop (PLL) using a reference architecture and validate it using PLL Testbench.

注目の例

Top-Down Design of RF Receiver

Design an RF receiver for a ZigBee-like application using a top-down methodology.

(RF Blockset)

Power Amplifier and DPD Modeling for Dynamic EVM Measurement

Extract a PA model using measured data, verify the quality of the fitting, and simulate the PA model with and without DPD.

(RF Blockset)

Enable Model Protection and Accelerator Modes in RF Blockset Models

Conceal implementation details and enable accelerator modes in your RF Blockset model.

(RF Blockset)

Architectural 112G PAM4 ADC-Based SerDes Model

Model a 112G PAM4 time-interleaved ADC-Based SerDes.

(SerDes Toolbox)

PCIe6 Transmitter/Receiver IBIS-AMI Model

Create IBIS-AMI models for a PCI-Express Generation 6 (PCIe Gen6) transmitter and receiver using the library blocks in SerDes Toolbox™. The IBIS-AMI models generated by this example can be used in Serial Link Designer from Signal Integrity Toolbox™ and conform to the PCIe Gen6 Base-Specification published by the PCI-SIG.

(SerDes Toolbox)

USB4 V2 Transmitter/Receiver IBIS-AMI Model

Implement USB4 V2 (80Gbps PAM3) Transmitter and Receiver architectures with SerDes Designer and generate IBIS-AMI models using the library blocks in SerDes Toolbox™. The generated models conform to the IBIS-AMI and USB4 V2 specifications.

(SerDes Toolbox)

Design and Evaluate Successive Approximation ADC Using Stateflow

Design and evaluate a 12-bit successive approximation register ADC.

(Mixed-Signal Blockset)

Boost Power Train Design Workflow

Design a power supply with a boost power train for a specific operating point, control the output voltage, and perform time-domain simulations.

(Mixed-Signal Blockset)

Digital Phase Locked Loop

Model a digital phase locked loop using the Mixed-Signal Blockset™. In a digital phase locked loop, phase detection is performed by a time to digital converter (TDC), loop filtering is performed by a digital filter, and the oscillator is a digitally controlled oscillator (DCO). This example demonstrates a behavioral model of a TDC, using the BiquadFilter from the DSP System Toolbox™ as the digital loop filter, and using VCOs and DACs from the Mixed-Signal Blockset to model the DCO.

(Mixed-Signal Blockset)

RF およびミックスド シグナル

トピック

注目の例

RF およびミックスドシグナル