Main Content

このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

PCI Express AXI マネージャー

メモ

PCI Express® AXI マスターは PCI Express AXI マネージャーに名前が変更され、AXI マスター IP としての PCIe MATLAB® は PCIe AXI マネージャー IP に名前が変更されました。ソフトウェアとドキュメントでは、「マスター」と「スレーブ」という用語がそれぞれ「マネージャー」と「従属」に置き換えられます。

PCI Express AXI マネージャーを使用する場合は、まず次の 2 つの知的財産 (IP) ブロックを Xilinx® Vivado® プロジェクトに含める必要があります。

  • PCIe AXI マネージャー IP

  • PCI Express コア

PCIe AXI マネージャー IP

PCIe AXI Manager は、MathWorks® が提供する HDL IP です。この IP は、PCI Express (PCIe) コアをアプリケーション コードに接続します。IP には、構成レジスタにアクセスするための構成ポートがあります。このブロック図は、HDL IP へのインターフェースを示しています。FPGA デザインに PCIe AXI Manager IP を含める方法については、AXI マネージャーの設定 を参照してください。

インターフェースには次の部分が含まれます。

  • clock と resetn はクロックとリセット入力です。これらを AXI クロックに接続してリセットします。

  • axs_s0 は 32 ビットの従属インターフェイスであり、PCIe 構成レジスタにアクセスするために使用されます。このインターフェイスを Kintex® UltraScale+™ FPGA KCU116 メモリ マップ マネージャー インターフェイスに接続します。

  • axm_pcie は 128 ビットの AXI マネージャー インターフェイスです。このインターフェースを PCIe コアの S_AXI_B 従属ポートに接続します。

  • axm_app は 128 ビットの AXI マネージャー インターフェイスです。このインターフェースをアプリケーション ロジックに接続します。

デザインでこの IP をインスタンス化した後、構成用のブロック パラメータを開きます。

次のパラメータを設定します。

  • AXI Address Width – このパラメータはアドレスバス幅です。IP は 32 ビット アドレスをサポートします。

  • AXI Data Width – このパラメータはデータバス幅です。IP は 128 ビットのみをサポートします。このパラメータは、aximanager オブジェクトまたは AXI Manager Read または AXI Manager Write ブロックのデータ幅と同じではないことに注意してください。データ幅が 32 ビットに設定され、IP の AXI Data Width が 128 ビットに設定されている場合、HDL Verifier™ は 4 つの 32 ビット ワードをパックして 128 ビット バスで転送します。

  • ID Width – このパラメータはビット単位の ID 幅です。その値は、AXI 従属の ID 幅と一致する必要があります。

PCI Express コア

PCI Express コア用の DMA/ブリッジ サブシステム は、Xilinx によって提供されるボード固有の IP です。この IP を使用して、PCI Express ポートを構成および統合します。この IP を FPGA 設計に組み込む方法の詳細については、AXI マネージャーの設定 を参照してください。

Xilinx Vivado プロジェクトで PCIe コア HDL IP をインスタンス化した後、次の手順に従って PCIe コアを構成します。この例は、Kintex UltraScale+ FPGA KCU116 ボード用です。

  1. Basic タブで、この図に示すようにパラメータを設定します。

  2. PCIe ID タブで、この図に示すようにパラメータを設定します。

    PCIe タブ画面にリストされている ID Initial Values は、Xilinx FPGA ボードの MathWorks PCIe デバイス ドライバーとの互換性を確保するために必要な PCIe ID 設定です。

  3. PCIe AXI Manager IP を PCIe コアに接続します。この例では、PCI Express 用の Kintex UltraScale+ FPGA KCU116 DMA/ブリッジ サブシステム IP を示します。

  4. FPGA プロジェクトをコンパイルしてビルドします。

  5. FPGA ボードをホスト マシンのマザーボード上の PCI Express スロットに挿入します。

  6. 設計用に生成されたビットストリームを使用して FPGA をプログラムします。

  7. ホストマシンを再起動します。

プログラムが FPGA ボード上で実行されると、MATLAB コマンド ウィンドウで AXI マネージャー オブジェクトを作成できます。詳細については、aximanagerを参照してください。ボード上の下位メモリ位置にアクセスするには、このオブジェクトの readmemory および writememory 関数を使用します。

参考

関連する例

詳細