このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

step

FPGA上で実行されているHDL IPコアから1つのバッファのデータをキャプチャする

構文

dataOut = step(DC)

説明

メモ

あるいは、step オブジェクト関数を使用して System object™ で定義された操作を実行する代わりに、関数であるかのように引数を指定して System object を呼び出すこともできます。たとえば、y = step(obj,x) と y = obj(x) は同等の演算を実行します。

dataOut = step(DC) は、FPGA 上で実行されている設計からライブ信号データをキャプチャします。FPGA には、FPGA Data Capture Component Generator ツールから生成された HDL IP コアが含まれている必要があります。dataOut は、キャプチャされた各信号のフィールドを含む構造体です。オブジェクト関数を呼び出して、キャプチャされた各信号のデータ型を指定します。

トリガー条件の一部として少なくとも 1 つの信号が有効になっている場合、HDL IP コアはトリガー条件の一致を待機し、データをキャプチャします。トリガー条件の一部として信号が有効になっていない場合、HDL IP コアはバッファリングされたデータを直ちにキャプチャして返します。オブジェクトを作成すると、デフォルトではトリガー条件は設定されません。トリガー条件を構成するには、およびオブジェクト関数を呼び出します。

入力引数

DC — カスタマイズされたデータキャプチャオブジェクト

FPGADataReader System object

hdlverifier.FPGADataReader System object として指定されたカスタマイズされたデータ キャプチャ オブジェクト。

出力引数

dataOut — キャプチャされたデータ

構造体

キャプチャされたデータは、Capture_Window 信号のフィールド、Trigger_Position 信号のフィールド、および FPGA データ キャプチャによってキャプチャされた各信号のフィールドを含む構造体として返されます。キャプチャされた信号フィールドは、生成時にデータキャプチャのために要求された各信号の Sample depth 値のベクトルです。構造体のフィールドには、これらの信号名があります。

• Capture_Window — この信号は現在のキャプチャ ウィンドウを示します。

• Trigger_Position — この信号は、キャプチャ バッファ内のトリガー検出クロック サイクルの位置を示します。

• 残りのすべてのフィールド - 生成時に指定した信号名。

バージョン履歴

R2017a で導入

参考

オブジェクト

• hdlverifier.FPGADataReader

ツール

• FPGA Data Capture Component Generator | FPGA Data Capture

トピック

• トリガー